VIA C3, it is compatible with X86, but only have 128K L2 cache. In Intel Manual Volume 3, i can not find anything about cache as rom<br><br>
<div><span class="gmail_quote">On 10/26/06, <b class="gmail_sendername">yhlu</b> <<a href="mailto:yinghailu@gmail.com">yinghailu@gmail.com</a>> wrote:</span>
<blockquote class="gmail_quote" style="PADDING-LEFT: 1ex; MARGIN: 0px 0px 0px 0.8ex; BORDER-LEFT: #ccc 1px solid">what is your CPU?<br><br>YH<br><br>On 10/26/06, Jiangbo W <<a href="mailto:jiangbo.w@gmail.com">jiangbo.w@gmail.com
</a>> wrote:<br>> Hi,<br>><br>> When using cache as ram how can i ensure that the data in cache can not be<br>> swapped out?<br>><br>> Regards<br>><br>> Jiangbo.W<br>> --<br>> linuxbios mailing list
<br>> <a href="mailto:linuxbios@linuxbios.org">linuxbios@linuxbios.org</a><br>> <a href="http://www.openbios.org/mailman/listinfo/linuxbios">http://www.openbios.org/mailman/listinfo/linuxbios</a><br>><br>><br>
</blockquote></div><br>