<br />
> Corey, After scatching my head for days (hair thinning even more) I<br />
> think you may be onto something. I have tried changing the values in<br />
> APBASE before with no luck and I think this is why:<br />
><br />
> 1. APSIZE Bits[5:3] need to be set first to 111 too allow APBASE<br />
> Bits[27:25] to become R/W.<br />
This register sets ok<br />
><br />
> 2. Now we can set APBASE Bits[27:25] to 111 for 32MB Aperture.<br />
Nope not able to write to this register. Why??<br />
><br />
> 3. I noticed this in my bootlogs:<br />
><br />
>     PCI: 00:00.0 register 10(00000008), read-only ignoring it<br />
><br />
>     Which is the APBASE register. I think LB is tring to configure an<br />
> address range for it but not able to because the address range is set<br />
> to read only.<br />
Boot log still says this:-(<br />
><br />
> 4. Set register GCC0 Bit 9 to 1. This enables access to the Aperture<br />
> allowing LB to configure an address range.<br />
Not able to set this bit eithor.<br />
><br />
> I wish there was a way to just disable the Aperture all togethor for<br />
> now but the i82830 is not designed to run in headless mode (no<br />
> graphics). I will try this out and report back.<br />
><br />
I don't know where to go from here..<br />
<br />
Thanks - Joe<br />
<br />
Northbridge following SDRAM init:<br />
PCI: 00:00.00<br />
00: 86 80 75 35 06 00 10 00 04 00 00 06 00 00 00 00<br />
10: <b>08 00 00 00</b> 00 00 00 00 00 00 00 00 00 00 00 00<br />
20: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00<br />
30: 00 00 00 00 40 00 00 00 00 00 00 00 00 00 00 00<br />
40: 09 00 05 01 00 00 00 00 00 00 00 00 02 28 00 0e<br />
50: <b>72 a0</b> 20 00 00 00 00 00 00 30 33 33 33 33 33 33<br />
60: 00 00 04 04 00 00 00 00 00 00 00 00 00 00 00 00<br />
70: ff f1 ff ff 00 00 00 00 10 00 00 00 70 02 00 20<br />
80: 00 00 00 00 00 00 00 00 00 d0 00 40 00 00 00 00<br />
90: 02 38 00 00 00 00 00 00 00 00 00 00 00 00 00 00<br />
a0: 02 00 20 00 17 02 00 1f 00 00 00 00 00 00 00 00<br />
b0: 00 00 00 00 <b>38 </b>00 00 00 00 00 00 00 00 00 00 00<br />
c0: 00 54 0e 41 a2 99 01 00 c0 00 00 00 00 00 00 00<br />
d0: 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00 00<br />
e0: 00 00 00 00 00 00 00 00 00 00 00 00 09 c9 9f fc<br />
f0: 11 11 01 00 00 00 0b 05 34 d6 30 cf 22 cf 23 cf<br />
Testing DRAM : 00100000-00200000<br />
DRAM fill: 00100000-00200000<br />
00100000 <br />
00110000 <br />
00120000 <br />
00130000 <br />
00140000 <br />
00150000 <br />
00160000 <br />
00170000 <br />
00180000 <br />
00190000 <br />
001a0000 <br />
001b0000 <br />
001c0000 <br />
001d0000 <br />
001e0000 <br />
001f0000 <br />
00200000<br />
DRAM filled<br />
DRAM verify: 00100000-00200000<br />
00100000 <br />
Fail: @0x00100000 Read value=0xffffffff<br />
..................<br />
Fail: @0x00100400 Read value=0xffffffff<br />
Aborting.<br />
<br />
00100400<br />
DRAM did _NOT_ verify!