On Feb 7, 2008 12:45 PM, Marc Karasek <<a href="mailto:Marc.Karasek@sun.com">Marc.Karasek@sun.com</a>> wrote:<br><div class="gmail_quote"><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
Let me add me two cents..<br><br>I have dealt with the Intel MACs in the past so let me dreg up some<br>memorries...<br><br> From what I recall,  you had a serial eeprom on the board that<br>contained the init for the chip.  This was the 82545GM.</blockquote>
<div><br>Hmm, no intel eeprom, but I do see a chip marked "atmel532", which google says is a serial eeprom, less than half an inch from the southbridge. Possible winner?<br></div><div><br>-Corey<br> </div><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
The eeprom image was protected by a CRC and if the CRC failed it would<br>not load the image.  The device would also not be visible on the PCI Bus<br>unless the eeprom was loaded.  I have attached the 82545 eeprom spec<br>
sheet (freely avail from Intel) maybe this will give you some insight.<br><br>Intel has a program to read/update the paramters.  I never used it,<br>mainly because I was on an embedded system running MIPS-Linux and they<br>
would only provide a x86 binary, no src code.   It took me a couple of<br>iterations to get the eeprom right.  Maybe you can get the utility from<br>Intel and dump the eeprom.<br><br>What I do not understand is why you would be having problems with<br>
coreboot.  the only thing I can guess is the default eeprom is putting<br>the MAC into a state that the BIOS must take it out of (maybe WoL).  Did<br>you say you have the spec sheet for the part and it talks about the eeprom?<br>
<br>/*********************<br><font color="#888888">Marc Karasek<br>MTS<br>Sun Microsystems<br>mailto:<a href="mailto:marc.karasek@sun.com">marc.karasek@sun.com</a><br>ph:770.360.6415<br>*********************/<br></font><div>
<div></div><div class="Wj3C7c"><br><br><br>Peter Stuge wrote:<br>> On Tue, Feb 05, 2008 at 02:49:52PM -0500, Corey Osgood wrote:<br>><br>>> "In the LAN controller the D0 state is partitioned into two substates<br>
>><br>>> and<br>>><br>>> "The integrated LAN controller will be disabled if no Platform LAN<br>>> Connect component is detected (See Section <a href="http://5.2.1.3" target="_blank">5.2.1.3</a>)."<br>
>><br>>><br>>> Any help?<br>>><br>><br>> The first one isn't that interesting since it also implies that PCI<br>> config regs are actually available.<br>><br>> The second one, or rather section <a href="http://5.2.1.3" target="_blank">5.2.1.3</a>, could be interesting if<br>
> "Platform LAN Connect component" is usually found in the BIOS.<br>><br>><br>> //Peter<br>><br>><br></div></div><br>--<br>coreboot mailing list<br><a href="mailto:coreboot@coreboot.org">coreboot@coreboot.org</a><br>
<a href="http://www.coreboot.org/mailman/listinfo/coreboot" target="_blank">http://www.coreboot.org/mailman/listinfo/coreboot</a><br></blockquote></div><br>