<div dir="ltr"><br><br><div class="gmail_quote">On Mon, Oct 20, 2008 at 4:10 PM, Marc Jones <span dir="ltr"><<a href="mailto:Marc.Jones@amd.com">Marc.Jones@amd.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
<div class="Ih2E3d">Myles Watson wrote:<br>
<br>
<blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
<br>
0    6    0     AMD-8111 PCI<br>
74601022    02300147    06040007    00014000<br>
00000000    00000000    40010100    02001010<br>
FE00FD00    FFE0FFF0    00000000    00000000<br>
00000000    000000C0    00000000    042B00FF<br>
</blockquote></div>
                                         ^<br>
ISA isn't set. That might be a problem.<div class="Ih2E3d"></div></blockquote><div><br>I can't tell that v2 ever sets it.  In the 8111 datasheet it looks like that bit makes it so that bits 8 & 9 of the address get ignored so that only 256B of every 1024 are accessible.  I don't think that's what we want.<br>
<br>Looking for that I found an interesting couple of defines.<br><br>include/device/pci_def.h:#define  PCI_BRIDGE_CTL_NO_ISA   0x04    /* Disable bridging of ISA ports */<br>include/device/pci_def.h:#define  PCI_CB_BRIDGE_CTL_ISA           0x04<br>
<br>I can see that they're used in two different places (one for the hardware, one for the device struct), but it still seems confusing.<br><br>Thanks,<br>Myles<br></div></div></div>