<br><br><div class="gmail_quote">On Thu, Dec 4, 2008 at 10:52 AM, Marc Jones <span dir="ltr"><<a href="mailto:marcj303@gmail.com">marcj303@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
<div><div></div><div class="Wj3C7c">On Thu, Dec 4, 2008 at 8:21 AM, Rudolf Marek <<a href="mailto:r.marek@assembler.cz">r.marek@assembler.cz</a>> wrote:<br>
>> So would it be reasonable to have the domain reserve it, since having a<br>
>> resource for each CPU at the same place could get confusing?  Do we have<br>
>> LAPIC devices on any platforms in Coreboot, so that it could be reserved<br>
>> there?<br>
><br>
> LAPIC is in any CPU post Pentium.<br>
<br>
</div></div>I was trying to say what Rudolf clarified. There is a local APIC in<br>
each CPU core at the addess 0xFEE00000 so we only need to reserve it<br>
once. Logically it doesn't make sense to have it in the northbridge.<br>
That gets back to just putting it in the domain.</blockquote><div>That makes sense to me.  I didn't want to put it in the CPU because it only needs to be reserved once.  This doesn't really matter for resource allocation because the IOAPIC is at a lower address and so resource allocation will never come this high.  I'd like it to be logical and complete in case something else needs to know, though.<br>
 </div><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;"> I thought that the<br>
IOAPIC 0xFEC00000 should in the southbridge but if the LAPIC is in<br>
the domain then maybe the IOAPIC shoud be with it.</blockquote><div>It makes sense to me to put it in the southbridge.  Rudolf has said that different southbridges reserve different amounts of space for these, and domains are independent of southbridges.<br>
<br></div><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
I think that the only CPU coreboot supports that doesn't have a LAPIC<br>
is the Geode. It has no multicore capability and sitll uses the legacy<br>
PIC.</blockquote><div>I should have clarified here.  I was asking if any of the platforms would create a device in the dts for the LAPIC.  I'm assuming that the answer is no.<br><br>Thanks,<br>Myles<br></div></div>