<table cellspacing="0" cellpadding="0" border="0" ><tr><td valign="top" style="font: inherit;">I have narrowed the resetting of my board to:<br><br>Referring to real_main in cache_as_ram.c for dbm690t and pistachio.<br>msr=rdmsr(0xc0010042); ( Reading the FIDVID_STAUS register )<br><br>According to the docs, trying to read this register on a processor that doesn't support FID/VID changes will cause a GP#. <br>I was under the assumption that all mobile 0Fh processors had this capability.<br>Would calling enable_fid_change() before the rdmsr call enable the MSR? ( I am skeptical because the code is working for other processors. )<br>Would it be appropriate to add a check around the FIDVID sections?<br><br>struct cpuid_result cpuid1;<br>cpuid1 = cpuid(0x8000007);<br>if( (cpuid1.edx & 0x06) == 0x06 ) {<br>}<br><br>S1G1 Sempron 2100+ 9W 1Ghz<br><br>Thanks,<br>Dan Lykowski <br><br><br></td></tr></table><br>