<br><br><div class="gmail_quote">On Tue, Jun 23, 2009 at 12:42 PM, Thomas JOURDAN <span dir="ltr"><<a href="mailto:thomas.jourdan@gmail.com" target="_blank">thomas.jourdan@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">

Hi<br>
<br>
This series of patches add support in coreboot-v2 for the Intel Eagle<br>
Heights evaluation board</blockquote><div><br>Welcome to the project!<br><br><a href="http://www.coreboot.org/Development_Guidelines#Sign-off_Procedure" target="_blank">http://www.coreboot.org/Development_Guidelines#Sign-off_Procedure</a><br>

<br>If you sign off your patches they can be reviewed, acked, and committed.<br> <br></div><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
<br>

Things broken :<br>
* reset (the config file only has a fallback image and don't really<br>
understand the concept of failover / fallback / normal image)<br>
* vga rom -> The evaluation board comes with a PCIe 1x Matrox G550<br>
graphics card. Coreboot fails to execute the vga rom (either x86emu,<br>
yabel or real mode). There is an exception 0x06 and everything will<br>
freeze. It could be the loadall instruction<br>
(<a href="http://en.wikipedia.org/wiki/LOADALL" target="_blank">http://en.wikipedia.org/wiki/LOADALL</a>). I'll investigate tomorrow with<br>
a probe to understand what happens.<br>
</blockquote><div>You could try having SeaBIOS enable your ROM.  There have been several cases where SeaBIOS was less picky than the others.<br><br><a href="http://www.coreboot.org/SeaBIOS">http://www.coreboot.org/SeaBIOS</a><br>
 <br></div><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">

- the mmconf is hardcoded to 0xE0000000 but I don't understand how the<br>
resource allocate can properly handle it. If you change the mmconf<br>
address in the northbridge code, don't forget to adjust the associated<br>
motherboard resource in the DSDT.</blockquote><div>The current resource allocator can't handle it.  If you want to test the new one,  you can apply the patches from this mail:<br><br><a href="http://www.coreboot.org/pipermail/coreboot/2009-May/048928.html">http://www.coreboot.org/pipermail/coreboot/2009-May/048928.html</a><br>
<br>Just make sure that your mmconf register gets hardcoded and set in the read_resources function with the flags IORESOURCE_FIXED | IORESOURCE_ASSIGNED<br><br>The new allocator avoids fixed resources, but can only allocate to one side of them.  I recommend putting your resource as high as you can.<br>
<br>Make sure limit > base.<br><br>If you send me a log from before and after the patch it'll help both of us :)<br><br></div><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">

For lucky people (like me) who owns the board and wants to give it a<br>
try, flashrom won't work with the original bios. The board has a<br>
SST49LF008A (FWH 1MB) on a PLCC32 socket, which is cool. But the<br>
default bios will lock down half of the chip. Flashrom will fail to<br>
properly detect it. To bypass this, I forced flashrom to detect the<br>
chip as a 49LF004A (512KB). This way, I can write a first 512KB<br>
coreboot file. After, no more problems, the full 1MB are available in<br>
flashrom. Of course, no problem if you use an external flasher.<br>
</blockquote><div>Very nice.<br><br>Thanks,<br>Myles<br></div></div><br>