Thomas,<br><br>from i3100_northbridge.patch:<br><br>> Index: a/src/northbridge/intel/i3100/raminit.c<br><br>>      /* The memory is now setup, use it */<br>> +#if USE_DCACHE_RAM == 0<br>>      cache_lbmem(MTRR_TYPE_WRBACK);<br>
> +#endif<br>>  }<br><br>Could you explain why you had to add this?<br><br>After that I'll Ack this patch.<br><br>I've refactored two of your patches so that they use svn cp from kontron and model_6fx sources to show the differences.  If you based your work on different sources, let me know.<br>
<br>My comments:<br>There is some #if 0 code in acpi_tables.  Will it ever be enabled?  If not, remove it.<br><br>I'm confused why we need eagleheights_fixups.  Can we remove it?<br><br>Index: svn/src/cpu/intel/model_1067x/cache_as_ram_post.c<br>
===================================================================<br>--- svn.orig/src/cpu/intel/model_1067x/cache_as_ram_post.c<br>+++ svn/src/cpu/intel/model_1067x/cache_as_ram_post.c<br>@@ -50,9 +50,9 @@<br>     "wrmsr\n"<br>
     "movl    $MTRRphysMask_MSR(1), %ecx\n"<br>     "wrmsr\n"<br>-#endif<br> <br>     "movb    $0x33, %al\noutb %al, $0x80\n"<br>+#endif<br> #ifdef CLEAR_FIRST_1M_RAM<br>     "movb    $0x34, %al\noutb %al, $0x80\n"<br>
     /* Enable Write Combining and Speculative Reads for the first 1MB */<br>@@ -120,7 +120,7 @@<br>     "movb    $0x3b, %al\noutb %al, $0x80\n"<br> <br>     /* Enable prefetchers */<br>-    "movl    $0x01a0, %eax\n"<br>
+    "movl    $0x01a0, %ecx\n"<br>     "rdmsr\n"<br>     "andl    $~((1 << 9) | (1 << 19)), %eax\n"<br>     "andl    $~((1 << 5) | (1 << 7)), %edx\n"<br><br>
These changes were surprising.  Is there a bug in the original code?<br><br>Thanks,<br>Myles<br><br><br><br><br><br>