<br><br><div class="gmail_quote">On Fri, Oct 16, 2009 at 3:37 PM, Hugh Greenberg <span dir="ltr"><<a href="mailto:hng@lanl.gov">hng@lanl.gov</a>></span> wrote:<br><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
I tried it from power on again and I got the same thing.  Below is the output after I applied your patch and did a hard reset:<br>
<br>
coreboot-2.3 Fri Oct 16 15:29:39 MDT 2009 starting...<div class="im"><br>
Enabling routing table for node 00 done.<br>
Enabling SMP settings<br>
(0,1) link=01<br>
(1,0) link=01<br>
setup_remote_node: done<br>
Renaming current temporary node to 01 done.<br>
Enabling routing table for node 01 done.<br>
02 nodes initialized.<br>
coherent_ht_finalize<br>
done<br>
SBLink=00<br>
NC node|link=00<br>
entering ht_optimize_link<br>
pos=0x8a, unfiltered freq_cap=0x8075<br>
pos=0x8a, filtered freq_cap=0x35<br>
pos=0xce, unfiltered freq_cap=0x35<br>
freq_cap1=0x35, freq_cap2=0x15<br>
dev1 old_freq=0x4, freq=0x4, needs_reset=0x0<br>
dev2 old_freq=0x4, freq=0x4, needs_reset=0x0<br></div><div class="im">
width_cap1=0x11, width_cap2=0x11<br>
dev1 input ln_width1=0x4, ln_width2=0x4<br>
dev1 input width=0x1<br>
dev1 output ln_width1=0x4, ln_width2=0x4<br>
dev1 input|output width=0x11<br>
old dev1 input|output width=0x11<br>
dev2 input|output width=0x11<br>
old dev2 input|output width=0x11<br></div>
entering ht_optimize_link<div><div></div><div class="h5"><br>
pos=0xd2, unfiltered freq_cap=0x35<br>
pos=0xce, unfiltered freq_cap=0x1<br>
pos=0xce, filtered freq_cap=0x1<br>
freq_cap1=0x15, freq_cap2=0x1<br>
dev1 old_freq=0x0, freq=0x0, needs_reset=0x0<br>
dev2 old_freq=0x0, freq=0x0, needs_reset=0x0<br>
width_cap1=0x0, width_cap2=0x0<br>
dev1 input ln_width1=0x3, ln_width2=0x3<br>
dev1 input width=0x0<br>
dev1 output ln_width1=0x3, ln_width2=0x3<br>
dev1 input|output width=0x0<br>
old dev1 input|output width=0x0<br>
dev2 input|output width=0x0<br>
old dev2 input|output width=0x0<br>
SMBus controller enabled<br>
Ram1.00<br>
setting up CPU00 northbridge registers<br>
done.<br>
Ram1.01<br>
setting up CPU01 northbridge registers<br>
done.<br>
Ram2.00<br>
Enabling dual channel memory<br>
Registered<br>
166Mhz<br>
RAM end at 0x00100000 kB<br>
Lower RAM end at 0x00100000 kB<br>
Ram2.01<br>
Enabling dual channel memory<br>
Registered<br>
166Mhz<br>
RAM end at 0x00200000 kB<br>
Lower RAM end at 0x00200000 kB<br>
Ram3<br></div></div>
print_k8regs: func 0 (c0000)<br>
0x40 (Routing 0) 50101<br>
0x44 (Routing 1) 10404<br>
0x60 (Node ID) 10010<br>
print_k8regs: func 1 (c1000)<br>
0x40 (DRAM Base) 3<br>
0x44 (DRAM Lim) 3f0000<br>
0x48 (DRAM Base) 400003<br>
0x4C (DRAM Lim) 7f0001<br>
b8 fc0003<br>
bc ffff00<br>
c0 3<br>
c4 1fff000<br>
e0 3f000003<br>
print_k8regs: func 2 (c2000) nonzero only<br>
40 (DRAM Base) 1<br>
60 (DRAM Base) 3e0fe00<br>
80 (DRAM Base) 4<div class="im"><br>
while waiting for BSP signal to STOP, timeout in ap 01<br></div></blockquote><div>Sorry, nothing jumps out at me.  Ron's suggestion to remove a processor and see if you get farther will probably get you past this point.<br>
<br>Thanks,<br>Myles <br></div></div><br>