<br><br><div class="gmail_quote">On Tue, Mar 2, 2010 at 11:22 AM, ron minnich <span dir="ltr"><<a href="mailto:rminnich@gmail.com">rminnich@gmail.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
<div class="im">On Tue, Mar 2, 2010 at 5:39 AM, Keith Hui <<a href="mailto:buurin@gmail.com">buurin@gmail.com</a>> wrote:<br>
<br>
> ramtest.c:6.0: warning: Replacing undefined macro: CONFIG_SSE2 with 0<br>
> ramtest.c:56.0: warning: Replacing undefined macro: CONFIG_SSE2 with 0<br>
<br>
</div>fix this first. You really want your code to be warning-free.<br>
<br></blockquote><div>I did a search, and the only reference (ie. this ramtest.c) is elsewhere in the code - src/lib/. That may be used by something else. <br></div><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">

<br>
>                 edosd |= 0x04;  // <<< ABORT!<br>
<br>
did you try just edosd = edosd | 4;<br>
<br>
just wondering if it's that simple.<br>
<div class="im"><br></div></blockquote><div>I could try tonight. But I used both notations fearing that romcc doesn't support more obscure constructs, and both work in other places.<br> <br></div><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
<div class="im">
>That's with the clock chip my board uses. Where should this code be<br>
> placed?<br>
<br>
</div>depends on the chip I assume. Very, very early is my bet.<br>
<div class="im"><br></div></blockquote><div>I'm mean where in the source tree should I put it. Southbridge, mainboard-specific romstage, or northbridge?<br> </div><blockquote class="gmail_quote" style="border-left: 1px solid rgb(204, 204, 204); margin: 0pt 0pt 0pt 0.8ex; padding-left: 1ex;">
<div class="im">
><br>
> The vendor BIOS placed the PIIX4E power management device base port at<br>
> 0xE400, and its SMBus base port at 0xE800. Coreboot has its SMBus base port<br>
> at 0x0F00. If I want to change the base port to match vendor BIOS, where<br>
> should it be made?<br>
<br>
</div>Why? We've never seen a need to match these addresses up.<br>
<font color="#888888"><br></font></blockquote><div>So that when I disassemble my coreboot image, I can look at it side by side with vendor BIOS and check that it's doing the right thing.<br><br>I also don't know if there's anything else in the 0x0F00 port range. <br>
<br>This may also become an issue when the ACPI tables in vendor BIOS gets carried over here and actually gets wired up.<br><font color="#888888"><br>Thanks<br>Keith<br></font></div></div><br>