I have two Deschutes and a 1ghz PIII that I would happily test your code on.<br><br>Mvh Anders<br><br>----- Reply message -----<br>Fra: "Joseph Smith" <joe@settoplinux.org><br>Dato: søn., maj 9, 2010 07:45<br>Emne: [coreboot] [RFC] Getting CAR to work on P6 family; Port SECC P6 L2 cache      initialization code to where?<br>Til: "Keith Hui" <buurin@gmail.com><br>Cc: <coreboot@coreboot.org><br><br><br>On 05/09/2010 01:33 AM, Keith Hui wrote:<br>> Hi all, this is a RFC.<br>><br>> While Joseph, Idwer and myself convened on IRC for the past two days<br>> trying to get CAR working on the P6 family of CPUs, we found that -<br>><br>> The Intel CAR code works as is on Tualatin cores, L2 cache fully enabled<br>> The same code works for me on a Katmai, but only L1 cache is enabled<br>> This code does not boot at all for Idwer who also has a Katmai, and<br>> has stumped everyone<br>> We need to port a piece of long code from coreboot v1 that initializes<br>> the off-chip L2 cache found on Klamath/Deschutes/Katmai CPUs.<br>> They are respectively models 63x,65x and 67x.<br>> 16k of L1 is enough. We're only using 4k for CAR on Intel.<br>><br>> It was written in C. I looked at the OEM BIOS for P2B-LS and L2 is<br>> initialized from the "inner BIOS", like the RAM stage of coreboot,<br>> when RAM is fully up and running. This means this can go into<br>> model_6xx_init(), which is prefereable as I just need to make enough<br>> adjustments to make it work again.<br>><br>> Joseph OTOH suggests that I should port this code into<br>> cache_as_ram.inc which is much earlier, actually before motherboard<br>> romstage. This code is assembly, meaning I'll need to port this thing<br>> back to assembly.<br>><br>> Question is: Where should I port this code to? CPU driver, or cache_as_ram.inc?<br>><br>Hmm, I guess it does not really need to be done in cache_as_ram if the <br>16k is large enough to get things going.<br><br>So if it would be easier I would suggest early in model_6*x_init(). <br>Especially if the vendor bios enables it post raminit.<br><br><br>-- <br>Thanks,<br>Joseph Smith<br>Set-Top-Linux<br>www.settoplinux.org<br><br>-- <br>coreboot mailing list: coreboot@coreboot.org<br><a href="http://www.coreboot.org/mailman/listinfo/coreboot">http://www.coreboot.org/mailman/listinfo/coreboot</a><br><br><br>