Yay this is just what I have been hoping for.<br><br>Mvh Anders<br><br>----- Reply message -----<br>Fra: "Keith Hui" <buurin@gmail.com><br>Dato: ons., maj 12, 2010 03:53<br>Emne: [coreboot] Preview: SECC Pentium 2/3 users are gonna love this<br>Til: <coreboot@coreboot.org><br><br>See this boot log: <a href="http://coreboot.pastebin.com/rdmwwvha">http://coreboot.pastebin.com/rdmwwvha</a><br><br>I have done the 72oz steak ;-P that is porting the L2 enabling code<br>from coreboot v1 to current trunk, made much slimmer by being able to<br>put it post-raminit.<br><br>The CPU in question is a Pentium III 600MHz, Katmai core, 512KB cache.<br>Tell me if I am headed the right direction.<br><br>Patch to come soonish.<br><br>Enjoy<br>Keith<br><br>PS. Oh by the way...<br><br>[root@ojisan ~]# cat /proc/cpuinfo<br>processor       : 0<br>vendor_id       : GenuineIntel<br>cpu family      : 6<br>model           : 7<br>model name      : Pentium III (Katmai)<br>stepping        : 3<br>cpu MHz         : 601.352<br>cache size      : 512 KB<br>fdiv_bug        : no<br>hlt_bug         : no<br>f00f_bug        : no<br>coma_bug        : no<br>fpu             : yes<br>fpu_exception   : yes<br>cpuid level     : 2<br>wp              : yes<br>flags           : fpu vme de pse tsc msr pae mce cx8 apic mtrr pge mca<br>cmov pse36 mmx fxsr sse up<br>bogomips        : 1202.70<br>clflush size    : 32<br>power management:<br><br>[root@ojisan ~]#<br><br>-- <br>coreboot mailing list: coreboot@coreboot.org<br><a href="http://www.coreboot.org/mailman/listinfo/coreboot">http://www.coreboot.org/mailman/listinfo/coreboot</a><br><br><br>