Just fund a Celeron coppermine (686), The chipset of the mainboard seams to be mostly supported so shouldn't take to long to port and test. L2 is 128kb.<br><br>Mvh Anders<br><br>----- Reply message -----<br>Fra: "Keith Hui" <buurin@gmail.com><br>Dato: fre., maj 14, 2010 05:30<br>Emne: [coreboot] [PATCH] SECC Pentium 2/3 users are gonna love this<br>Til: "Joseph Smith" <joe@settoplinux.org><br>Cc: <coreboot@coreboot.org><br><br><br>On Thu, May 13, 2010 at 10:28 PM, Joseph Smith <joe@settoplinux.org> wrote:<br>> On 05/13/2010 10:03 PM, Keith Hui wrote:<br>>><br>>> Hi all,<br>>><br>>> This is it. The 72oz steak. ;-) It is ~180k seasoned with a few other<br>>> related changes (below), so it is gzipped. I may have committed a few<br>>> "crimes" here, but anyway...<br>>><br>>> First, I found out why the debug output isn't correct - A typo caused<br>>> the cache size to got lost amid the shuffle. It has been fixed in this<br>>> version.<br>>><br>>> This patch:<br>>> 1. Brings back L2 initialization from coreboot v1 for family 63x,65x<br>>> and 67x CPUs. Need someone with a Mendocino Celeron to see if the<br>>> entire 128k of L2 is still enabled.<br>>> 2. Split model_67x/65x and model_63x from model_6xx. model_67x also<br>>> serves model 65x because they share too much code. Also included are<br>>> Intel microcode for all CPUs in these families. There's just one file<br>>> for all microcodes in one family.<br>>> 3. In Slot 1 Makefile.inc, conditionally bring in sources in models<br>>> 63x/67x/6bx only when the proper config has been selected in Kconfig.<br>>> Also, only include cache_as_ram.inc if USE_DCACHE_RAM (ie. CAR) has<br>>> been selected.<br>>> 4. Remove USE_DCACHE_RAM from Slot 1 Kconfig. They should be in the<br>>> mainboards. Add CPU_INTEL_MODEL_6xX Kconfigs needed for (3) above.<br>>> 5. Blocked out some apparently unused #includes from model_6xx_init.c.<br>>> Once we're sure nothing really are using it, then remove them.<br>>><br>>> Bootlog with a PIII 600MHz can be found here:<br>>> <a href="http://coreboot.pastebin.com/PNUzJXZT">http://coreboot.pastebin.com/PNUzJXZT</a><br>>><br>>> Have fun, bon appetit and cheers.<br>>><br>>> Signed-off-by: Keith Hui<buurin@gmail.com><br>><br>> This looks awesome Keith! Great Work :-)<br>> I can only see one thing that needs fixing and it is cosmetic:<br>><br>> Lines 394-395 of bootlog look good:<br>><br>> CPU: vendor Intel device 673<br>> CPU: family 06, model 07, stepping 03<br>><br>><br>> But, Line 411 of bootlog:  CPU: .<br>><br>> +       /* Print processor name */<br>> +       fill_processor_name(processor_name);<br>> +       printk(BIOS_INFO, "CPU: %s.\n", processor_name);<br>><br>> Is the %s not working?<br>><br><br>I think that's because Katmai doesn't support processor brand string<br>through CPUID. See page 3-197, volume 2A, Intel Software Developer's<br>Manual<br><br>It's cosmetic. This code can be removed from model 63x and 67x in the<br>next patch.<br><br>Thanks<br>Keith<br><br>-- <br>coreboot mailing list: coreboot@coreboot.org<br><a href="http://www.coreboot.org/mailman/listinfo/coreboot">http://www.coreboot.org/mailman/listinfo/coreboot</a><br><br><br>