My chipset is Intel
Core2Due/945/ICH7. <br><br>I have 3 questions. <br>
<br>
First question:<br>
I wonder how PCI memory read cycles can read an instruction from<br>
F000:FFF0 right after reset which is the first instruction of BIOS.<br>
<br>
Does Coreboot writes into PCI configuration space of Device 31 of<br>
ICH7-south bridge(LPC controller)? before initializing the<br>
configuration space of Device 0 of 82945(which is memory controller)?<br>
<br>
I mean the hardware immediately accesses BIOS chip after reset but at<br>
some point all memory read/write cycles are claimed by 945 and memory<br>
controller?<br>
<br>
Second question:<br>What is the code flow of Coreboot? Where does<br>
it start? and how it contines?<br>
<br>
Third question:<br>
Inside src/mainboard/kontron/986lcd-<div id=":bl" class="ii gt">m/acpi we have some asl files.<br>
What language they have been written in? Like superio.asl<br>
</div>