<div class="gmail_quote">On Wed, Aug 10, 2011 at 6:51 PM, Stefan Reinauer <span dir="ltr"><<a href="mailto:stefan.reinauer@coreboot.org">stefan.reinauer@coreboot.org</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex;">
* Dsouza, Malcolm <<a href="mailto:malcolm.dsouza@igatepatni.com">malcolm.dsouza@igatepatni.com</a>> [110809 14:40]:<br>
> Thanks Corey,<br>
><br>
><br>
><br>
>  1. I agree that before reading through the code, it is better to first check<br>
<div class="im">>     if the BIOS guides are available. However I would still like the answer to<br>
>     my question if I wish to carry on with the investigation for now.<br>
</div>>  2. I am trying to work out an overview of the changes required for a start; a<br>
<div class="im">>     bird’s eye view of what the changes could turn out to be. What is the best<br>
>     approach for this?<br>
<br>
</div>You will have to write "drivers" for all your components.<br>
<br>
* Northbridge (integrated into CPU these days)<br>
* Southbridge<br>
* CPU<br>
* Super I/O / Embedded Controllers / Management Engine<br>
* ...<br>
<br>
Starting a new chipset port for a chipset of that complexity is probably<br>
going to be 6 months to a year of work</blockquote><div><br></div><div>I also seem to remember something about the iX CPUs having a different bus setup for the multiple northbridges, but I don't remember the specifics, and never looked into what changes might be needed to coreboot.</div>
<div><br></div><div>-Corey </div></div>