Hi thanks all for your help,<br>
<br>
I have arranged the "devicetree.cb" as suggested, you can see it at the attachment.<br>Put the superio chip under the LPC bridge section, but I didn't get how did you know it?<br><br>Added those to the romstage.c:<br>

> #include "superio/winbond/w83627hf/early_serial.c"<br><div>> #define SERIAL_DEV PNP_DEV(0x2e, W83627HF_SP1)<br>
> w83627hf_set_clksel_48(SERIAL_DEV);</div><br>main() looks like this now:<br>....... // omitted<br>sch_enable_lpc();<br>w83627hf_set_clksel_48(SERIAL_DEV);    // NEWLY ADDED<br>w83627hf_enable_serial(SERIAL_DEV, CONFIG_TTYS0_BASE);    // NEWLY ADDED<br>
uart_init();      // NEWLY ADDED<br>console_init();<br>printk(BIOS_DEBUG, "\n");      // NEWLY ADDED<br>....... // omitted<br>
<br>> The bit that controls the clock speed is in CR24.<br>But what about this, I don't know where CR24 is and how to set it? Sorry I am just really new in such stuff :s<br><br>> SCH boards don't use the serial port but the EHCI debug port to show output on? See src/mainboard<br>
> /iwave/iWRainbowG6/devicetree.cb, it doesn't have the superio included.<br>So does it mean I won't be able to get output from the serial port on this device  for debugging?<br><br>> Can you show the output from "superiotool -deV"  too? Thanks.<br>
Sure you can find the output in the attachment.<br><br>By the way all I get is 
<style type="text/css">
p, li { white-space: pre-wrap; }</style>\0x00 when I open the board and another \0x00 when I close it..<br><br>Thanks in advance,<br>Alp<br><br><br><br><div class="gmail_quote">2011/10/17 Idwer Vollering <span dir="ltr"><<a href="mailto:vidwer@gmail.com">vidwer@gmail.com</a>></span><br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex;">Comments inline:<br><br><div class="gmail_quote"><div class="im">2011/10/17 Idwer Vollering <span dir="ltr"><<a href="mailto:vidwer@gmail.com" target="_blank">vidwer@gmail.com</a>></span><br>
<blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204, 204, 204);padding-left:1ex">
<br><br><div class="gmail_quote"><div>2011/10/17 Alp Eren Köse <span dir="ltr"><<a href="mailto:alperenkose@buyutech.com.tr" target="_blank">alperenkose@buyutech.com.tr</a>></span><br><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204, 204, 204);padding-left:1ex">


Hi all,<br><br>I can't get serial output from the board I am trying to put coreboot on, so I am not able to go any further to see whats going on..<br></blockquote><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204, 204, 204);padding-left:1ex">


<br>The board has a Winbond W83627HF/F/HG/G (id=0x52, rev=0x41) at 0x2e.<br></blockquote></div><div><br>It is likely that you need to set the serial port's speed in romstage.c:<br>
<br>
// omitting includes, license header<br>
#include "superio/winbond/w83627hf/early_serial.c"<br>
#define SERIAL_DEV PNP_DEV(0x2e, W83627HF_SP1)<br>
<br>
Add this line to main():<br>
w83627hf_set_clksel_48(SERIAL_DEV);<br></div></div></blockquote></div><div><br>The bit that controls the clock speed is in CR24.<br> </div><div class="im"><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204, 204, 204);padding-left:1ex">

<div class="gmail_quote"><div> <br></div><div><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204, 204, 204);padding-left:1ex">
<br>I couldn't figure out where to put the "chip superio/winbond/w83627hf" section in the "devicetree.cb" file layout?<br></blockquote></div><div><br>SCH boards don't use the serial port but the EHCI debug port to show output on? See src/mainboard/iwave/iWRainbowG6/devicetree.cb, it doesn't have the superio included.<br>


</div><div><br>What I would do is put it inside the LPC bridge section, note that I don't know how the superio is actually attached and therefore could be wrong.<br>So:<br>        chip southbridge/intel/i82801ex<br></div>

</div></blockquote></div><div><br>Replace i82801ex with sch, ofcourse.<br> </div><div class="im"><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204, 204, 204);padding-left:1ex">
<div class="gmail_quote">
<div>            device pci 1f.0 on # lpc bridge<br>
                chip superio/winbond/w83627hf<br>                end # superio<br>            end # 1f.0<br><br> <br></div><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204, 204, 204);padding-left:1ex">

<div>
Could someone please explain the devicetree.cb file structure? or point a way?<br>
<br>The "lspci -tvnn" output and my modified "devicetree.cb" file are at the attachment.<br></div></blockquote></div></blockquote></div><div><br>Can you show the output from "superiotool -deV"  too? Thanks.<br>

<br></div><div class="im"><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204, 204, 204);padding-left:1ex"><div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0pt 0pt 0pt 0.8ex;border-left:1px solid rgb(204, 204, 204);padding-left:1ex">

<div><br>Thanks in advance,<br><font color="#888888">Alp<br>
</font><br></div>--<br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org" target="_blank">coreboot@coreboot.org</a><br>
<a href="http://www.coreboot.org/mailman/listinfo/coreboot" target="_blank">http://www.coreboot.org/mailman/listinfo/coreboot</a><br></blockquote></div><br>
</blockquote></div></div><br>
<br>--<br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org">coreboot@coreboot.org</a><br>
<a href="http://www.coreboot.org/mailman/listinfo/coreboot" target="_blank">http://www.coreboot.org/mailman/listinfo/coreboot</a><br></blockquote></div><br>