<html xmlns:v="urn:schemas-microsoft-com:vml" xmlns:o="urn:schemas-microsoft-com:office:office" xmlns:w="urn:schemas-microsoft-com:office:word" xmlns:m="http://schemas.microsoft.com/office/2004/12/omml" xmlns="http://www.w3.org/TR/REC-html40"><head><meta http-equiv=Content-Type content="text/html; charset=iso-8859-1"><meta name=Generator content="Microsoft Word 14 (filtered medium)"><style><!--
/* Font Definitions */
@font-face
        {font-family:Calibri;
        panose-1:2 15 5 2 2 2 4 3 2 4;}
@font-face
        {font-family:Tahoma;
        panose-1:2 11 6 4 3 5 4 4 2 4;}
/* Style Definitions */
p.MsoNormal, li.MsoNormal, div.MsoNormal
        {margin:0cm;
        margin-bottom:.0001pt;
        font-size:12.0pt;
        font-family:"Times New Roman","serif";}
a:link, span.MsoHyperlink
        {mso-style-priority:99;
        color:blue;
        text-decoration:underline;}
a:visited, span.MsoHyperlinkFollowed
        {mso-style-priority:99;
        color:purple;
        text-decoration:underline;}
span.EmailStyle17
        {mso-style-type:personal-reply;
        font-family:"Calibri","sans-serif";
        color:#1F497D;}
.MsoChpDefault
        {mso-style-type:export-only;
        font-family:"Calibri","sans-serif";
        mso-fareast-language:EN-US;}
@page WordSection1
        {size:612.0pt 792.0pt;
        margin:70.85pt 70.85pt 70.85pt 70.85pt;}
div.WordSection1
        {page:WordSection1;}
--></style><!--[if gte mso 9]><xml>
<o:shapedefaults v:ext="edit" spidmax="1026" />
</xml><![endif]--><!--[if gte mso 9]><xml>
<o:shapelayout v:ext="edit">
<o:idmap v:ext="edit" data="1" />
</o:shapelayout></xml><![endif]--></head><body lang=SV link=blue vlink=purple><div class=WordSection1><p class=MsoNormal><span lang=EN-US style='font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1F497D'>From what I’ve read from the Intel SCH specification, the CMC is a binary located at the top of the memory space at locations 0xFFFB0000, 0xFFFC0000, 0xFFFD0000 (default) or 0xFFFE0000. The location is determined by how the hardware sets two of the GPIO pins of the chipset. Of course these locations translate into ROM locations 0xB0000, 0xC0000, … etc, assuming a 1024 kB BIOS ROM. The binary is likely 0x10000 B or 64 kB in size. Copy the range 0xD0000-0xDFFFF from the vendor BIOS ROM to the coreboot ROM at the exact same range. In a 512 kB ROM, subtract 0x80000 from that range.<o:p></o:p></span></p><p class=MsoNormal><span lang=EN-US style='font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1F497D'><o:p> </o:p></span></p><p class=MsoNormal><span lang=EN-US style='font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1F497D'>I’m attempting a Coreboot port to another Poulsbo board (the Kontron nanoETXexpress-SP) at the moment, so I’ve been following your thread with great interest. So far I’ve had about as much success as you, though.<o:p></o:p></span></p><p class=MsoNormal style='mso-margin-top-alt:auto;mso-margin-bottom-alt:auto'><b><span style='font-size:10.0pt;font-family:"Calibri","sans-serif";color:#1F497D'>Svante Ekholm<br></span></b><span style='font-size:10.0pt;font-family:"Calibri","sans-serif";color:#1F497D'>M.Sc. student, Uppsala university, Sweden.<br></span><span lang=EN-US style='font-size:10.0pt;font-family:"Calibri","sans-serif";color:#1F497D'>Located at CrossControl, Alfta, Sweden.<b><o:p></o:p></b></span></p><p class=MsoNormal style='mso-margin-top-alt:auto;mso-margin-bottom-alt:auto;mso-line-height-alt:9.0pt'><b><span lang=EN-US style='font-size:10.0pt;font-family:"Calibri","sans-serif";color:#1F497D'>Tel            <a href="tel:%2B46%20271%2075%2076%2084" target="_blank"><span style='color:#1F497D'>+46 73</span></a>0733342</span></b><span lang=EN-US style='font-size:10.0pt;font-family:"Calibri","sans-serif";color:#1F497D'><o:p></o:p></span></p><p class=MsoNormal><span style='font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1F497D'><o:p> </o:p></span></p><p class=MsoNormal><span style='font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1F497D'><o:p> </o:p></span></p><p class=MsoNormal><span style='font-size:11.0pt;font-family:"Calibri","sans-serif";color:#1F497D'><o:p> </o:p></span></p><p class=MsoNormal><b><span lang=EN-US style='font-size:10.0pt;font-family:"Tahoma","sans-serif"'>From:</span></b><span lang=EN-US style='font-size:10.0pt;font-family:"Tahoma","sans-serif"'> coreboot-bounces@coreboot.org [mailto:coreboot-bounces@coreboot.org] <b>On Behalf Of </b>Alp Eren Köse<br><b>Sent:</b> den 20 oktober 2011 15:28<br><b>To:</b> coreboot@coreboot.org<br><b>Subject:</b> [coreboot] Intel SCH CMC(Chipset Microcode) state machine binary?<o:p></o:p></span></p><p class=MsoNormal><o:p> </o:p></p><p class=MsoNormal>Hi all,<br><br>I am sorry that this could look like a double post which I asked under the "Getting serial output from w83627hf?" topic but couldn't get any reply. So I thought it is better to ask it in a separate mail, being really a different matter. <br><br>Well, I need the Intel System Controller Hub(SCH), Chipset Microcode(CMC) state machine binary <br>as it is stated in the src/southbridge/inte/sch/Makefile.inc file as:<br>#We don't ship that, but booting without it is bound to fail<br><br>So how can I get this binary? Does it lay in the proprietary bios that I can extract from maybe?<br>There is something I didn't get as well, is it the same thing with the CPU Microcode? (I have Atom Z510 processor)<br><br>I did lots of googling but couldn't find it:( would be grateful if someone can help on this.<br>Thanks in advance,<br>Alp<o:p></o:p></p></div></body></html>