<html xmlns:v="urn:schemas-microsoft-com:vml" xmlns:o="urn:schemas-microsoft-com:office:office" xmlns:w="urn:schemas-microsoft-com:office:word" xmlns:x="urn:schemas-microsoft-com:office:excel" xmlns:m="http://schemas.microsoft.com/office/2004/12/omml" xmlns="http://www.w3.org/TR/REC-html40">
<head>
<meta http-equiv=Content-Type content="text/html; charset=us-ascii">
<meta name=Generator content="Microsoft Word 12 (filtered medium)">
<style>
<!--
/* Font Definitions */
@font-face
{font-family:SimSun;
panose-1:2 1 6 0 3 1 1 1 1 1;}
@font-face
{font-family:"Cambria Math";
panose-1:2 4 5 3 5 4 6 3 2 4;}
@font-face
{font-family:Calibri;
panose-1:2 15 5 2 2 2 4 3 2 4;}
@font-face
{font-family:"\@SimSun";
panose-1:2 1 6 0 3 1 1 1 1 1;}
/* Style Definitions */
p.MsoNormal, li.MsoNormal, div.MsoNormal
{margin:0in;
margin-bottom:.0001pt;
font-size:11.0pt;
font-family:"Calibri","sans-serif";}
a:link, span.MsoHyperlink
{mso-style-priority:99;
color:blue;
text-decoration:underline;}
a:visited, span.MsoHyperlinkFollowed
{mso-style-priority:99;
color:purple;
text-decoration:underline;}
span.EmailStyle17
{mso-style-type:personal-compose;
font-family:"Calibri","sans-serif";
color:windowtext;}
.MsoChpDefault
{mso-style-type:export-only;}
@page Section1
{size:8.5in 11.0in;
margin:1.0in 1.0in 1.0in 1.0in;}
div.Section1
{page:Section1;}
-->
</style>
<!--[if gte mso 9]><xml>
<o:shapedefaults v:ext="edit" spidmax="1026" />
</xml><![endif]--><!--[if gte mso 9]><xml>
<o:shapelayout v:ext="edit">
<o:idmap v:ext="edit" data="1" />
</o:shapelayout></xml><![endif]-->
</head>
<body lang=EN-US link=blue vlink=purple>
<div class=Section1>
<p class=MsoNormal>Hello. Dear Coreboot team.<o:p></o:p></p>
<p class=MsoNormal>Thank you for your effort for Coreboot.<o:p></o:p></p>
<p class=MsoNormal>I'm from China.<o:p></o:p></p>
<p class=MsoNormal>My name is Guangzhe Lee. and I'm new in Coreboot.<o:p></o:p></p>
<p class=MsoNormal>I'm porting Coreboot to Gigabyte GA-945GCM board( LGA775socket
/ i945GC / ICH7 / IT8718F ).<o:p></o:p></p>
<p class=MsoNormal>Romstage passed successfully, but after jumping to Ramstage console
message don't appear any more.<o:p></o:p></p>
<p class=MsoNormal>I tried to debug by GDB (using ttyS0), but it also fail.<o:p></o:p></p>
<p class=MsoNormal>I try the POST code, but the post card always displays "2C"->"2D"->"2E"
-> "2F". My post codes don't appear on the post card.<o:p></o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal>Please help me.<o:p></o:p></p>
<p class=MsoNormal>- How can I fix the problem.<o:p></o:p></p>
<p class=MsoNormal>- How can I fix gdb problem.<o:p></o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal>I'm sending <o:p></o:p></p>
<p class=MsoNormal> - gdb message and<o:p></o:p></p>
<p class=MsoNormal> - the console log of the booting.<o:p></o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal>Thanks and regards.<o:p></o:p></p>
<p class=MsoNormal>Guangzhe Lee<o:p></o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal><<<<<<<<<<<<<<<<<<<<
console message
>>>>>>>>>>>>>>>>>>><o:p></o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal>[root@localhost ~]# gdb<o:p></o:p></p>
<p class=MsoNormal>GNU gdb (GDB) Red Hat Enterprise Linux (7.0.1-23.el5)<o:p></o:p></p>
<p class=MsoNormal>Copyright (C) 2009 Free Software Foundation, Inc.<o:p></o:p></p>
<p class=MsoNormal>License GPLv3+: GNU GPL version 3 or later
<http://gnu.org/licenses/gpl.html><o:p></o:p></p>
<p class=MsoNormal>This is free software: you are free to change and
redistribute it.<o:p></o:p></p>
<p class=MsoNormal>There is NO WARRANTY, to the extent permitted by law.
Type "show copying"<o:p></o:p></p>
<p class=MsoNormal>and "show warranty" for details.<o:p></o:p></p>
<p class=MsoNormal>This GDB was configured as
"i386-redhat-linux-gnu".<o:p></o:p></p>
<p class=MsoNormal>For bug reporting instructions, please see:<o:p></o:p></p>
<p class=MsoNormal><http://www.gnu.org/software/gdb/bugs/>.<o:p></o:p></p>
<p class=MsoNormal>(gdb) file fallback/coreboot_ram.debug<o:p></o:p></p>
<p class=MsoNormal>Reading symbols from
/root/fallback/coreboot_ram.debug...done.<o:p></o:p></p>
<p class=MsoNormal>(gdb) set remotebaud 115200<o:p></o:p></p>
<p class=MsoNormal>(gdb) target remote /dev/ttyS0<o:p></o:p></p>
<p class=MsoNormal>Remote debugging using /dev/ttyS0<o:p></o:p></p>
<p class=MsoNormal>Ignoring packet error, continuing...<o:p></o:p></p>
<p class=MsoNormal>warning: unrecognized item "timeout" in
"qSupported" response<o:p></o:p></p>
<p class=MsoNormal>Ignoring packet error, continuing...<o:p></o:p></p>
<p class=MsoNormal>Ignoring packet error, continuing...<o:p></o:p></p>
<p class=MsoNormal>Ignoring packet error, continuing...<o:p></o:p></p>
<p class=MsoNormal>Ignoring packet error, continuing...<o:p></o:p></p>
<p class=MsoNormal>Quit<o:p></o:p></p>
<p class=MsoNormal>(gdb).<o:p></o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal><<<<<<<<<<<<<<<<<<<<
console message
>>>>>>>>>>>>>>>>>>><o:p></o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal>coreboot-4.0-3784-g1cc4737-dirty Fri Apr 5 22:44:35
BOT 2013 starting...<o:p></o:p></p>
<p class=MsoNormal><o:p> </o:p></p>
<p class=MsoNormal>Intel(R) 82945GC Chipset<o:p></o:p></p>
<p class=MsoNormal>(G)MCH capable of up to DDR2-533<o:p></o:p></p>
<p class=MsoNormal>Setting up static southbridge registers... GPIOS... done.<o:p></o:p></p>
<p class=MsoNormal>Disabling Watchdog reboot... done.<o:p></o:p></p>
<p class=MsoNormal>Setting up static northbridge registers... done.<o:p></o:p></p>
<p class=MsoNormal>Waiting for MCHBAR to come up...ok<o:p></o:p></p>
<p class=MsoNormal>PM1_CNT: 00001c00<o:p></o:p></p>
<p class=MsoNormal>SMBus controller enabled.<o:p></o:p></p>
<p class=MsoNormal>Setting up RAM controller.<o:p></o:p></p>
<p class=MsoNormal>This mainboard supports Dual Channel Operation.<o:p></o:p></p>
<p class=MsoNormal>DDR II Channel 0 Socket 0: x8DDS<o:p></o:p></p>
<p class=MsoNormal>DDR II Channel 0 Socket 1: N/A<o:p></o:p></p>
<p class=MsoNormal>DDR II Channel 1 Socket 0: N/A<o:p></o:p></p>
<p class=MsoNormal>DDR II Channel 1 Socket 1: N/A<o:p></o:p></p>
<p class=MsoNormal>lowest common cas = 4<o:p></o:p></p>
<p class=MsoNormal>Probing Speed 2<o:p></o:p></p>
<p class=MsoNormal> DIMM: 0<o:p></o:p></p>
<p class=MsoNormal> Current CAS mask: 0070; idx=1, tCLK=30,
tAC=45: OK<o:p></o:p></p>
<p class=MsoNormal> DIMM: 1<o:p></o:p></p>
<p class=MsoNormal> DIMM: 2<o:p></o:p></p>
<p class=MsoNormal> DIMM: 3<o:p></o:p></p>
<p class=MsoNormal> freq_cas_mask for speed 2: 0030<o:p></o:p></p>
<p class=MsoNormal>Memory will be driven at 667MHz with CAS=4 clocks<o:p></o:p></p>
<p class=MsoNormal>tRAS = 15 cycles<o:p></o:p></p>
<p class=MsoNormal>tRP = 5 cycles<o:p></o:p></p>
<p class=MsoNormal>tRCD = 5 cycles<o:p></o:p></p>
<p class=MsoNormal>Refresh: 7.8us<o:p></o:p></p>
<p class=MsoNormal>tWR = 5 cycles<o:p></o:p></p>
<p class=MsoNormal>DIMM 0 side 0 = 1024 MB<o:p></o:p></p>
<p class=MsoNormal>DIMM 0 side 1 = 1024 MB<o:p></o:p></p>
<p class=MsoNormal>tRFC = 43 cycles<o:p></o:p></p>
<p class=MsoNormal>Setting Graphics Frequency...<o:p></o:p></p>
<p class=MsoNormal>FSB: 800 MHz Voltage: 1.05V Render: 250Mhz Display: 200MHz<o:p></o:p></p>
<p class=MsoNormal>Setting Memory Frequency... CLKCFG=0x20000002,
CLKCFG=0x20000002, ok<o:p></o:p></p>
<p class=MsoNormal>Setting mode of operation for memory channels...Single
Channel 0 only.<o:p></o:p></p>
<p class=MsoNormal>DCC=0x00000400<o:p></o:p></p>
<p class=MsoNormal>Programming Clock Crossing...MEM=memclk: unknown register
value 0<o:p></o:p></p>
<p class=MsoNormal>memclk: unknown register value 0<o:p></o:p></p>
<p class=MsoNormal>RSVD ffffffffSetting RAM size...<o:p></o:p></p>
<p class=MsoNormal>C0DRB = 0x40404020<o:p></o:p></p>
<p class=MsoNormal>C1DRB = 0x40404040<o:p></o:p></p>
<p class=MsoNormal>TOLUD = 0x0080<o:p></o:p></p>
<p class=MsoNormal>Setting row attributes...<o:p></o:p></p>
<p class=MsoNormal>C0DRA = 0x0033<o:p></o:p></p>
<p class=MsoNormal>C1DRA = 0x0000<o:p></o:p></p>
<p class=MsoNormal>DIMM0 has 8 banks.<o:p></o:p></p>
<p class=MsoNormal>one dimm per channel config..<o:p></o:p></p>
<p class=MsoNormal>Initializing System Memory IO...<o:p></o:p></p>
<p class=MsoNormal>Programming Dual Channel RCOMP<o:p></o:p></p>
<p class=MsoNormal>Table Index: 19<o:p></o:p></p>
<p class=MsoNormal>Programming DLL Timings...<o:p></o:p></p>
<p class=MsoNormal>Enabling System Memory IO...<o:p></o:p></p>
<p class=MsoNormal>jedec enable sequence: bank 0<o:p></o:p></p>
<p class=MsoNormal>Apply NOP<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00010400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00000000<o:p></o:p></p>
<p class=MsoNormal>All Banks Precharge<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00020400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00000000<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set(2)<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00240400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00000000<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set(3)<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00440400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00000000<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00040400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00000200<o:p></o:p></p>
<p class=MsoNormal>MRS: Reset DLLs<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00030400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00004a58<o:p></o:p></p>
<p class=MsoNormal>All Banks Precharge<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00020400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00000000<o:p></o:p></p>
<p class=MsoNormal>CAS before RAS<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00060400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00000000<o:p></o:p></p>
<p class=MsoNormal> ram read: 00000000<o:p></o:p></p>
<p class=MsoNormal>MRS: Enable DLLs<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00030400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00004258<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set: ODT/OCD<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00040400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00001e00<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set: OCD Exit<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00040400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 00000200<o:p></o:p></p>
<p class=MsoNormal>jedec enable sequence: bank 1<o:p></o:p></p>
<p class=MsoNormal>bankaddr from bank size of rank 0<o:p></o:p></p>
<p class=MsoNormal>Apply NOP<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00010400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40000000<o:p></o:p></p>
<p class=MsoNormal>All Banks Precharge<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00020400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40000000<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set(2)<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00240400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40000000<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set(3)<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00440400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40000000<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00040400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40000200<o:p></o:p></p>
<p class=MsoNormal>MRS: Reset DLLs<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00030400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40004a58<o:p></o:p></p>
<p class=MsoNormal>All Banks Precharge<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00020400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40000000<o:p></o:p></p>
<p class=MsoNormal>CAS before RAS<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00060400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40000000<o:p></o:p></p>
<p class=MsoNormal> ram read: 40000000<o:p></o:p></p>
<p class=MsoNormal>MRS: Enable DLLs<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00030400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40004258<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set: ODT/OCD<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00040400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40001e00<o:p></o:p></p>
<p class=MsoNormal>Extended Mode Register Set: OCD Exit<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x00040400...done<o:p></o:p></p>
<p class=MsoNormal> ram read: 40000200<o:p></o:p></p>
<p class=MsoNormal>Normal Operation<o:p></o:p></p>
<p class=MsoNormal> Sending RAM command 0x000f0400...done<o:p></o:p></p>
<p class=MsoNormal>receive_enable_autoconfig() for channel 0<o:p></o:p></p>
<p class=MsoNormal> find_strobes_low()<o:p></o:p></p>
<p class=MsoNormal> set_receive_enable() medium=0x3,
coarse=0x4<o:p></o:p></p>
<p class=MsoNormal> set_receive_enable() medium=0x1,
coarse=0x4<o:p></o:p></p>
<p class=MsoNormal> set_receive_enable() medium=0x1,
coarse=0x4<o:p></o:p></p>
<p class=MsoNormal> find_strobes_edge()<o:p></o:p></p>
<p class=MsoNormal> set_receive_enable() medium=0x1,
coarse=0x4<o:p></o:p></p>
<p class=MsoNormal> add_quarter_clock() mediumcoarse=11 fine=73<o:p></o:p></p>
<p class=MsoNormal> find_preamble()<o:p></o:p></p>
<p class=MsoNormal> set_receive_enable() medium=0x1,
coarse=0x3<o:p></o:p></p>
<p class=MsoNormal> set_receive_enable() medium=0x1,
coarse=0x2<o:p></o:p></p>
<p class=MsoNormal> add_quarter_clock() mediumcoarse=09 fine=f3<o:p></o:p></p>
<p class=MsoNormal> set_receive_enable() medium=0x3,
coarse=0x2<o:p></o:p></p>
<p class=MsoNormal> normalize()<o:p></o:p></p>
<p class=MsoNormal>RAM initialization finished.<o:p></o:p></p>
<p class=MsoNormal>Setting up Egress Port RCRB<o:p></o:p></p>
<p class=MsoNormal>Loading port arbitration table ...ok<o:p></o:p></p>
<p class=MsoNormal>Wait for VC1 negotiation ...ok<o:p></o:p></p>
<p class=MsoNormal>Setting up DMI RCRB<o:p></o:p></p>
<p class=MsoNormal>Wait for VC1 negotiation ...done..<o:p></o:p></p>
<p class=MsoNormal>Internal graphics: enabled<o:p></o:p></p>
<p class=MsoNormal>Waiting for DMI hardware...ok<o:p></o:p></p>
<p class=MsoNormal>Enabling PCI Express x16 Link<o:p></o:p></p>
<p class=MsoNormal>SLOTSTS: 0000<o:p></o:p></p>
<p class=MsoNormal>Disabling PCI Express x16 Link<o:p></o:p></p>
<p class=MsoNormal>Wait for link to enter detect state... ok<o:p></o:p></p>
<p class=MsoNormal>Setting up Root Complex Topology<o:p></o:p></p>
<p class=MsoNormal><-Setting up Root Complex Topology<o:p></o:p></p>
<p class=MsoNormal>high_ram_base: 0x
7f6e0000, 0x 120000<o:p></o:p></p>
<p class=MsoNormal>Loading image.<o:p></o:p></p>
<p class=MsoNormal>CBFS: CBFS_HEADER_ROM_ADDRESS: 0xffffefe0/0x80000<o:p></o:p></p>
<p class=MsoNormal>CBFS: CBFS location: 0x0~0x7f000, align: 64<o:p></o:p></p>
<p class=MsoNormal>CBFS: Looking for 'fallback/coreboot_ram' starting from 0x0.<o:p></o:p></p>
<p class=MsoNormal>CBFS: - load entry 0x0 file name (16 bytes)...<o:p></o:p></p>
<p class=MsoNormal>CBFS: (unmatched file @0x0: cmos_layout.bin)<o:p></o:p></p>
<p class=MsoNormal>CBFS: - load entry 0x540 file name (32 bytes)...<o:p></o:p></p>
<p class=MsoNormal>CBFS: (unmatched file @0x540: fallback/romstage)<o:p></o:p></p>
<p class=MsoNormal>CBFS: - load entry 0xca00 file name (32 bytes)...<o:p></o:p></p>
<p class=MsoNormal>CBFS: Found file (offset=0xca38, len=367928).<o:p></o:p></p>
<p class=MsoNormal>CBFS: loading stage fallback/coreboot_ram @ 0x100000 (417880
bytes), entry @ 0x1<o:p></o:p></p>
<p class=MsoNormal>00000<o:p></o:p></p>
<p class=MsoNormal>CBFS: cbfs_decompress, algo=0, src=fff8ca54, dst=100000,
len=367900<o:p></o:p></p>
<p class=MsoNormal>CBFS: src=10f2efa, dst=10f2efa<o:p></o:p></p>
<p class=MsoNormal>CBFS: stage loaded.<o:p></o:p></p>
<p class=MsoNormal>Jumping to image.<o:p></o:p></p>
</div>
</body>
</html>