<div dir="ltr">Ah well, too bad. This CL may end up as an historical curiousity.<div><br></div><div>But that said most OSes I've work on last 10 years use PTEs for lots of this control. I'll check out that table.</div>
<div><br></div><div>ron</div></div><div class="gmail_extra"><br><br><div class="gmail_quote">On Mon, Mar 10, 2014 at 5:36 PM, Aaron Durbin <span dir="ltr"><<a href="mailto:adurbin@google.com" target="_blank">adurbin@google.com</a>></span> wrote:<br>
<blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div class="HOEnZb"><div class="h5">On Mon, Mar 10, 2014 at 5:32 PM, ron minnich <<a href="mailto:rminnich@gmail.com">rminnich@gmail.com</a>> wrote:<br>

> I'm *pretty* *sure* that you can use the PATs as an alternative to MTRRs. I<br>
> am going to dig a bit. It would sure make our life easier if we could live<br>
> without all this MTRR fuss. We keep having to tweak the code and it's never<br>
> been fun.<br>
><br>
> And I like the idea of write-protecting coreboot code.<br>
<br>
</div></div>In Intel manuals, there's a table named "Effective Page-Level Memory<br>
Types for Pentium III and More Recent Processor Families." There's a<br>
table that lists the combination of PAT and MTRR. It's not a an<br>
alternative. It describes how those settings interact.<br>
<br>
Anyway, depending on what exactly you want to solve there may be other<br>
solutions to your problem.<br>
<span class="HOEnZb"><font color="#888888"><br>
-Aaron<br>
</font></span></blockquote></div><br></div>