<div dir="ltr"><div><div>On Thu, Aug 28, 2014 at 11:28 AM, Todd Weaver <<a href="mailto:todd@m2n.com">todd@m2n.com</a>> wrote:<br>> >> It appears "If it is not supported by coreboot then you will have a lot<br>
> >> of work in front of you."<br>> ><br>> > This view, is based on not having the Intel code and writing your own code<br>> > to set up the DRAM controllers.  I imagine that it would be very difficult<br>
> > to write code for modern DRAM controllers, you have to read the EEPROMs<br>> > on the DIMMs to determine the DRAM size and other characteristics, then<br>> > set up the controller to match.  Finally, DDR3 (used by this processor) has a<br>
> > training phase to get data accesses aligned in time.  This might be implemented<br>> > in hardware, or you might have to write code to do it.  I don't know!<br>> ><br>><br>> The truth here is that we NEED to have a blob-free version (libreboot), so I have a lot of work ahead of me :)<br>
<br></div>The reality is that Intel has no plans to release code for Xeon E3-1200 v3 and HM86 Express. Coreboot's progress so far has been to integrate the blobs.<br><br></div>David<br></div>