<div dir="ltr">As I remember, Rangeley FSP is using UART1(0x2F8) as default, can you try to configure UART1 on your platform? </div><div class="gmail_extra"><br><div class="gmail_quote">On Tue, Sep 16, 2014 at 11:50 PM, Qinqxin Wei <span dir="ltr"><<a href="mailto:qwei@infinera.com" target="_blank">qwei@infinera.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hi,<br>
<br>
I am managing to replace BIOS with coreboot on a Rangeley evaluation board, but the serial console cannot display message after coreboot calls console_init() in src/southbridge/intel/fsp_rangeley/romstage.c.<br>
<br>
The console is connected to UART0 (0x3f8), which has been verified by BIOS.<br>
<br>
My configuration of coreboot includes:<br>
Mainboard: Intel->Mohon Peak CRB, which is the only choice for Rangeley<br>
FSP and microcode: downloaded from Intel FSP (<a href="https://downloadcenter.intel.com/Detail_Desc.aspx?agr=Y&DwnldID=23676" target="_blank">https://downloadcenter.intel.com/Detail_Desc.aspx?agr=Y&DwnldID=23676</a>).<br>
Payload: U-boot-x86 (should be irrelevant to payload, since coreboot just enters romstage)<br>
<br>
I have checked that the UART0 registers should have been initialized.<br>
The TX FIFO should also work: after out something to 0x3f8, LSR will change.<br>
I have also checked some other registers might related to UART.<br>
The UART_CONT (0:1f.0-0x80) is in the default state (0x00000003).<br>
The GPIO Use Select is also in default state: GPIOS_13 is 0.<br>
<br>
Is there any other register can block the UART output?<br>
<br>
Besides, actually the coreboot finally run deeply.<br>
The post code changes from 47->66->67->69->...>72->73->77... and finally stop at 0xE2.<br>
But there's no console display so I cannot know where it stops.<br>
<br>
Regards,<br>
Qingxin<br>
<span class="HOEnZb"><font color="#888888"><br>
<br>
--<br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org">coreboot@coreboot.org</a><br>
<a href="http://www.coreboot.org/mailman/listinfo/coreboot" target="_blank">http://www.coreboot.org/mailman/listinfo/coreboot</a><br>
</font></span></blockquote></div><br></div>