<div dir="ltr">Hi Patrick,<br><br><div>You can look at the Oxford pcie card and 8250MEM drivers for reference:</div><div>src/drivers/uart/oxpcie*<br></div><div>src/drivers/uart/uart8250mem*<br></div><div><br></div><div>Marc</div><div><br></div><div><br></div></div><br><div class="gmail_quote">On Fri, Mar 6, 2015 at 9:37 AM Patrick Agrain <<a href="mailto:patrick.agrain@alcatel-lucent.com">patrick.agrain@alcatel-lucent.com</a>> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">Hello everybody,<br>
<br>
Do you think that it would be possible to output the console messages<br>
from coreboot (seabios) on another UART port (strapped to be visible on<br>
Memory-based space or IO Space) connected on a PCIe slot ?<br>
<br>
I've purchased a StarTech UART board with an OXPCIe952 chip, with the<br>
same IDs as visible in ./src/drivers/uart/oxpcie.c.<br>
<br>
On<br>
<a href="http://www.coreboot.org/Serial_console#PCIe.2FMini_PCIe_based_serial_cards" target="_blank">http://www.coreboot.org/<u></u>Serial_console#PCIe.2FMini_<u></u>PCIe_based_serial_cards</a>,<br>
what is behind the sentence:<br>
"In order to use the card for romstage debugging, minimal setup of the<br>
PCIe bridge and the MPEX2S952 have to be added to romstage.c" ?<br>
<br>
Thanks in advance.<br>
Best regards,<br>
Patrick Agrain<br>
<br>
--<br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org" target="_blank">coreboot@coreboot.org</a><br>
<a href="http://www.coreboot.org/mailman/listinfo/coreboot" target="_blank">http://www.coreboot.org/<u></u>mailman/listinfo/coreboot</a><br>
</blockquote></div>