<div dir="ltr"><br><div class="gmail_extra"><br><div class="gmail_quote">On Wed, May 20, 2015 at 1:13 PM, Michael Gerlach <span dir="ltr"><<a href="mailto:n3ph@terminal21.de" target="_blank">n3ph@terminal21.de</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span>-----BEGIN PGP SIGNED MESSAGE-----<br>
Hash: SHA1<br>
<br>
</span>I forgot to mention that somehow the ram frequency is not detected<br>
correctly...<br>
<br>
 PLL busy...done<br>
PLL didn't lock. Retrying at lower frequency<br>
 PLL busy...done<br>
PLL didn't lock. Retrying at lower frequency<br>
 PLL busy...done<br>
PLL didn't lock. Retrying at lower frequency<br>
 PLL busy...done<br>
PLL didn't lock. Retrying at lower frequency<br>
No lock frequency found<br></blockquote><div><br></div><div>The SPD data should be read via SMBus long before PLL locking for the DRAM itself takes place.</div><div><br></div><div>If you're unable to successfully read the SPDs, then it makes sense that later init would fail.</div></div><div><br></div>-- <br><div>David Hendricks (dhendrix)<br>Systems Software Engineer, Google Inc.</div>
</div></div>