<div dir="ltr">Hi.<div>I compiled from the source about 6 months and now. The mobo is still unable to boot.</div><div>Serial debugs are attached, i tried with many memory-modules in all sockets.</div><div>There are two options, when the postcard jumps between codes A5 and 80:</div><div><br></div><div>#START</div><div><div>coreboot-4.1-781-g744729a Tue Oct 20 14:50:25 UTC 2015 romstage starting...     </div><div>*sysinfo range: [000c8020,000c8750]                                             </div><div>bsp_apicid=0x00                                                                 </div><div>Enabling routing table for node 0 done.                                         </div><div>Enabling UP settings                                                            </div><div>Disabling read/write/fill probes for UP... done.                                </div><div>coherent_ht_finalize                                                            </div><div>done                                                                            </div><div>core0 started:                                                                  </div><div>started ap apicid:                                                              </div><div>SBLink=00                                                                       </div><div>NC node|link=00                                                                 </div><div>entering optimize_link_incoherent_ht                                            </div><div>sysinfo->link_pair_num=0x1                                                      </div><div>entering ht_optimize_link                                                       </div><div>pos=0x8a, unfiltered freq_cap=0x8075                                            </div><div>pos=0x8a, filtered freq_cap=0x75                                                </div><div>pos=0x52, unfiltered freq_cap=0x7f                                              </div><div>pos=0x52, filtered freq_cap=0x7f                                                </div><div>freq_cap1=0x75, freq_cap2=0x7f                                                  </div><div>dev1 old_freq=0x6, freq=0x6, needs_reset=0x0                                    </div><div>dev2 old_freq=0x6, freq=0x6, needs_reset=0x0                                    </div><div>width_cap1=0x11, width_cap2=0x11                                                </div><div>dev1 input ln_width1=0x4, ln_width2=0x4                                         </div><div>dev1 input width=0x1                                                            </div><div>dev1 output ln_width1=0x4, ln_width2=0x4                                        </div><div>dev1 input|output width=0x11                                                    </div><div>old dev1 input|output width=0x11                                                </div><div>dev2 input|output width=0x11                                                    </div><div>old dev2 input|output width=0x11                                                </div><div>after ht_optimize_link for link pair 0, reset_needed=0x0                        </div><div>after optimize_link_read_pointers_chain, reset_needed=0x0                       </div><div>mcp55_num: 01                                                                   </div><div>Ram1.00                                                                         </div><div>setting up CPU 00 northbridge registers                                         </div><div>done.                                                                           </div><div>Ram2.00                                                                         </div><div>sdram_set_spd_registers: paramx :000cff38                                       </div><div>Unbuffered                                                                      </div><div>333MHz                                                                          </div><div>333MHz                                                                          </div><div>Interleaving disabled                                                           </div><div>RAM end at 0x00100000 kB                                                        </div><div>Ram3                                                                            </div><div>Initializing memory:  done                                                      </div><div>Setting variable MTRR 2, base:    0MB, range: 1024MB, type WB                   </div><div>set DQS timing:RcvrEn:Pass1: 00                                                 </div><div> CTLRMaxDelay=ae                                                                </div><div>Total DQS Training : tsc [00]=0000000012a29d35                                  </div><div>Total DQS Training : tsc [01]=4d33333300000002                                  </div><div>Total DQS Training : tsc [02]=0000000000007a48                                  </div><div>Total DQS Training : tsc [03]=fff85d4d00000064                                  </div><div>Ram4                                                                            </div><div>Prepare CAR migration and stack regions... Fill [001ff400-001fffff] ... Done    </div><div>Copying data from cache to RAM...  Copy [000c8000-000c877f] to [001ff880 - 001fe</div><div>Switching to use RAM as stack...                                                </div><div>                                                                                </div><div>                                                                                </div><div>INIT detected from  --- { APICID = 00 NODEID = 00 COREID = 00} ---              </div><div>                                                                                </div><div>Issuing SOFT_RESET...</div></div><div><br></div><div><div>coreboot-4.1-781-g744729a Tue Oct 20 14:50:25 UTC 2015 romstage starting...     </div><div>*sysinfo range: [000c8020,000c8750]                                             </div><div>bsp_apicid=0x00                                                                 </div><div>Enabling routing table for node 0 done.                                         </div><div>Enabling UP settings                                                            </div><div>Disabling read/write/fill probes for UP... done.                                </div><div>coherent_ht_finalize                                                            </div><div>done                                                                            </div><div>core0 started:                                                                  </div><div>started ap apicid:                                                              </div><div>SBLink=00                                                                       </div><div>NC node|link=00                                                                 </div><div>entering optimize_link_incoherent_ht                                            </div><div>sysinfo->link_pair_num=0x1                                                      </div><div>entering ht_optimize_link                                                       </div><div>pos=0x8a, unfiltered freq_cap=0x8075                                            </div><div>pos=0x8a, filtered freq_cap=0x75                                                </div><div>pos=0x52, unfiltered freq_cap=0x7f                                              </div><div>pos=0x52, filtered freq_cap=0x7f                                                </div><div>freq_cap1=0x75, freq_cap2=0x7f                                                  </div><div>dev1 old_freq=0x6, freq=0x6, needs_reset=0x0                                    </div><div>dev2 old_freq=0x6, freq=0x6, needs_reset=0x0                                    </div><div>width_cap1=0x11, width_cap2=0x11                                                </div><div>dev1 input ln_width1=0x4, ln_width2=0x4                                         </div><div>dev1 input width=0x1                                                            </div><div>dev1 output ln_width1=0x4, ln_width2=0x4                                        </div><div>dev1 input|output width=0x11                                                    </div><div>old dev1 input|output width=0x11                                                </div><div>dev2 input|output width=0x11                                                    </div><div>old dev2 input|output width=0x11                                                </div><div>after ht_optimize_link for link pair 0, reset_needed=0x0                        </div><div>after optimize_link_read_pointers_chain, reset_needed=0x0                       </div><div>mcp55_num: 01                                                                   </div><div>Ram1.00                                                                         </div><div>setting up CPU 00 northbridge registers                                         </div><div>done.                                                                           </div><div>Ram2.00                                                                         </div><div>sdram_set_spd_registers: paramx :000cff38                                       </div><div>Unbuffered                                                                      </div><div>333MHz                                                                          </div><div>333MHz                                                                          </div><div>Interleaving disabled                                                           </div><div>RAM end at 0x00100000 kB                                                        </div><div>Ram3                                                                            </div><div>Initializing memory:  done                                                      </div><div>Setting variable MTRR 2, base:    0MB, range: 1024MB, type WB                   </div><div>set DQS timing:RcvrEn:Pass1: 00                                                 </div><div> CTLRMaxDelay=ae                                                                </div><div>Total DQS Training : tsc [00]=0000000012a29d35                                  </div><div>Total DQS Training : tsc [01]=4d33333300000002                                  </div><div>Total DQS Training : tsc [02]=0000000000007a48                                  </div><div>Total DQS Training : tsc [03]=fff85d4d00000064                                  </div><div>Ram4                                                                            </div><div>Prepare CAR migration and stack regions... Fill [001ff400-001fffff] ... Done    </div><div>Copying data from cache to RAM...  Copy [000c8000-000c877f] to [001ff880 - 001fe</div><div>Switching to use RAM as stack...                                                </div><div>                                                                                </div><div>                                                                                </div><div>INIT detected from  --- { APICID = 00 NODEID = 00 COREID = 00} ---              </div><div>                                                                                </div><div>Issuing SOFT_RESET...        </div></div><div><br></div><div>#END</div><div><br></div><div>And when it turn off and ends with postcode 73:</div><div><br></div><div>#START</div><div><br></div><div><div>ENDS WITH post 73</div><div><br></div><div>coreboot-4.1-781-g744729a Tue Oct 20 14:50:25 UTC 2015 romstage starting...</div><div>*sysinfo range: [000c8020,000c8750]</div><div>bsp_apicid=0x00</div><div>Enabling routing table for node 0 done.</div><div>Enabling UP settings</div><div>Disabling read/write/fill probes for UP... done.</div><div>coherent_ht_finalize</div><div>done</div><div>core0 started: </div><div>started ap apicid: </div><div>SBLink=00</div><div>NC node|link=00</div><div>entering optimize_link_incoherent_ht</div><div>sysinfo->link_pair_num=0x1</div><div>entering ht_optimize_link</div><div>pos=0x8a, unfiltered freq_cap=0x8075</div><div>pos=0x8a, filtered freq_cap=0x75</div><div>pos=0x52, unfiltered freq_cap=0x807f</div><div>pos=0x52, filtered freq_cap=0x7f</div><div>freq_cap1=0x75, freq_cap2=0x7f</div><div>dev1 old_freq=0x0, freq=0x6, needs_reset=0x1</div><div>dev2 old_freq=0x0, freq=0x6, needs_reset=0x1</div><div>width_cap1=0x11, width_cap2=0x11</div><div>dev1 input ln_width1=0x4, ln_width2=0x4</div><div>dev1 input width=0x1</div><div>dev1 output ln_width1=0x4, ln_width2=0x4</div><div>dev1 input|output width=0x11</div><div>old dev1 input|output width=0x11</div><div>dev2 input|output width=0x11</div><div>old dev2 input|output width=0x11</div><div>after ht_optimize_link for link pair 0, reset_needed=0x1</div><div>after optimize_link_read_pointers_chain, reset_needed=0x1</div><div>mcp55_num: 01</div><div>ht reset -</div><div><br></div><div><br></div><div>coreboot-4.1-781-g744729a Tue Oct 20 14:50:25 UTC 2015 romstage starting...</div><div>*sysinfo range: [000c8020,000c8750]</div><div>bsp_apicid=0x00</div><div>Enabling routing table for node 0 done.</div><div>Enabling UP settings</div><div>Disabling read/write/fill probes for UP... done.</div><div>coherent_ht_finalize</div><div>done</div><div>core0 started: </div><div>started ap apicid: </div><div>SBLink=00</div><div>NC node|link=00</div><div>entering optimize_link_incoherent_ht</div><div>sysinfo->link_pair_num=0x1</div><div>entering ht_optimize_link</div><div>pos=0x8a, unfiltered freq_cap=0x8075</div><div>pos=0x8a, filtered freq_cap=0x75</div><div>pos=0x52, unfiltered freq_cap=0x7f</div><div>pos=0x52, filtered freq_cap=0x7f</div><div>freq_cap1=0x75, freq_cap2=0x7f</div><div>dev1 old_freq=0x6, freq=0x6, needs_reset=0x0</div><div>dev2 old_freq=0x6, freq=0x6, needs_reset=0x0</div><div>width_cap1=0x11, width_cap2=0x11</div><div>dev1 input ln_width1=0x4, ln_width2=0x4</div><div>dev1 input width=0x1</div><div>dev1 output ln_width1=0x4, ln_width2=0x4</div><div>dev1 input|output width=0x11</div><div>old dev1 input|output width=0x11</div><div>dev2 input|output width=0x11</div><div>old dev2 input|output width=0x11</div><div>after ht_optimize_link for link pair 0, reset_needed=0x0</div><div>after optimize_link_read_pointers_chain, reset_needed=0x0</div><div>mcp55_num: 01</div><div>Ram1.00</div><div>setting up CPU 00 northbridge registers</div><div>done.</div><div>Ram2.00</div><div>sdram_set_spd_registers: paramx :000cff38</div><div>Unbuffered</div><div>333MHz</div><div>333MHz</div><div>Interleaved</div><div>RAM end at 0x00100000 kB</div><div>Ram3</div><div>Initializing memory:  done</div><div>Setting variable MTRR 2, base:    0MB, range: 1024MB, type WB</div><div>set DQS timing:RcvrEn:Pass1: 00</div><div> CTLRMaxDelay=12</div><div> done</div><div>set DQS timing:DQSPos: 00</div><div>TrainDQSRdWrPos: buf_a:000cfa20</div><div>TrainDQSPos: MutualCSPassW[48] :000cf8f8</div><div>TrainDQSPos: MutualCSPassW[48] :000cf8f8</div><div>TrainDQSPos: MutualCSPassW[48] :000cf8f8</div><div>TrainDQSPos: MutualCSPassW[48] :000cf908</div><div> done</div><div>set DQS timing:RcvrEn:Pass2: 00</div><div> CTLRMaxDelay=57</div><div> done</div><div>Total DQS Training : tsc [00]=0000000012945351</div><div>Total DQS Training : tsc [01]=0000000013137d9b</div><div>Total DQS Training : tsc [02]=000000001f9559cb</div><div>Total DQS Training : tsc [03]=00000000205fad07</div><div>Ram4</div><div>Prepare CAR migration and stack regions... Fill [001ff400-001fffff] ... Done</div><div>Copying data from cache to RAM...  Copy [000c8000-000c877f] to [001ff880 – 001f</div><div>Switching to use RAM as stack... Top about 001ff86c ... Done</div><div>Disabling cache as ram now</div><div>Prepare ramstage memory region...  Fill [00000000-001ff3ff] ... Done</div><div>CBFS provider active.</div><div>CBFS @ 0 size 7fc00</div><div>CBFS: Locating 'fallback/ramstage'</div><div>CBFS: Found @ offset c240 size b72d</div><div>'fallback/ramstage' located at offset: c278 size: b72d</div><div><br></div><div><br></div><div>coreboot-4.1-781-g744729a Tue Oct 20 14:50:25 UTC 2015 ramstage starting...</div><div>Enumerating buses...</div><div>Show all devs... Before device enumeration.</div><div>Root Device: enabled 1</div><div>CPU_CLUSTER: 0: enabled 1</div><div>APIC: 00: enabled 1</div><div>DOMAIN: 0000: enabled 1</div><div>PCI: 00:18.0: enabled 1</div><div>PCI: 00:00.0: enabled 1</div><div>PCI: 00:01.0: enabled 1</div><div>PNP: 002e.0: enabled 1</div><div>PNP: 002e.1: enabled 1</div><div>PNP: 002e.2: enabled 0</div><div>PNP: 002e.3: enabled 1</div><div>PNP: 002e.4: enabled 1</div><div>PNP: 002e.5: enabled 1</div><div>PNP: 002e.6: enabled 1</div><div>PNP: 002e.7: enabled 0</div><div>PNP: 002e.8: enabled 0</div><div>PNP: 002e.9: enabled 0</div><div>PNP: 002e.a: enabled 0</div><div>PCI: 00:01.1: enabled 1</div><div>I2C: 00:50: enabled 1</div><div>I2C: 00:51: enabled 1</div><div>I2C: 00:52: enabled 1</div><div>I2C: 00:53: enabled 1</div><div>PCI: 00:02.0: enabled 1</div><div>PCI: 00:02.1: enabled 1</div><div>PCI: 00:04.0: enabled 1</div><div>PCI: 00:05.0: enabled 1</div><div>PCI: 00:05.1: enabled 1</div><div>PCI: 00:05.2: enabled 1</div><div>PCI: 00:06.0: enabled 1</div><div>PCI: 00:06.1: enabled 1</div><div>PCI: 00:08.0: enabled 1</div><div>PCI: 00:09.0: enabled 0</div><div>PCI: 00:0a.0: enabled 1</div><div>PCI: 00:0b.0: enabled 0</div><div>PCI: 00:0c.0: enabled 1</div><div>PCI: 00:0d.0: enabled 1</div><div>PCI: 00:0e.0: enabled 0</div><div>PCI: 00:0f.0: enabled 1</div><div>PCI: 00:18.1: enabled 1</div><div>PCI: 00:18.2: enabled 1</div><div>PCI: 00:18.3: enabled 1</div><div>Compare with tree...</div><div>Root Device: enabled 1</div><div> CPU_CLUSTER: 0: enabled 1</div><div>  APIC: 00: enabled 1</div><div> DOMAIN: 0000: enabled 1</div><div>  PCI: 00:18.0: enabled 1</div><div>   PCI: 00:00.0: enabled 1</div><div>   PCI: 00:01.0: enabled 1</div><div>    PNP: 002e.0: enabled 1</div><div>    PNP: 002e.1: enabled 1</div><div>    PNP: 002e.2: enabled 0</div><div>    PNP: 002e.3: enabled 1</div><div>    PNP: 002e.4: enabled 1</div><div>    PNP: 002e.5: enabled 1</div><div>    PNP: 002e.6: enabled 1</div><div>    PNP: 002e.7: enabled 0</div><div>    PNP: 002e.8: enabled 0</div><div>    PNP: 002e.9: enabled 0</div><div>    PNP: 002e.a: enabled 0</div><div>   PCI: 00:01.1: enabled 1</div><div>    I2C: 00:50: enabled 1</div><div>    I2C: 00:51: enabled 1</div><div>    I2C: 00:52: enabled 1</div><div>    I2C: 00:53: enabled 1</div><div>   PCI: 00:02.0: enabled 1</div><div>   PCI: 00:02.1: enabled 1</div><div>   PCI: 00:04.0: enabled 1</div><div>   PCI: 00:05.0: enabled 1</div><div>   PCI: 00:05.1: enabled 1</div><div>   PCI: 00:05.2: enabled 1</div><div>   PCI: 00:06.0: enabled 1</div><div>   PCI: 00:06.1: enabled 1</div><div>   PCI: 00:08.0: enabled 1</div><div>   PCI: 00:09.0: enabled 0</div><div>   PCI: 00:0a.0: enabled 1</div><div>   PCI: 00:0b.0: enabled 0</div><div>   PCI: 00:0c.0: enabled 1</div><div>   PCI: 00:0d.0: enabled 1</div><div>   PCI: 00:0e.0: enabled 0</div><div>   PCI: 00:0f.0: enabled 1</div><div>  PCI: 00:18.1: enabled 1</div><div>  PCI: 00:18.2: enabled 1</div><div>  PCI: 00:18.3: enabled 1</div><div>Root Device scanning...</div><div>root_dev_scan_bus for Root Device</div><div>setup_bsp_ramtop, TOP MEM: msr.lo = 0x40000000, msr.hi = 0x00000000</div><div>setup_bsp_ramtop, TOP MEM2: msr.lo = 0x00000000, msr.hi = 0x00000000</div><div>CPU_CLUSTER: 0 enabled</div><div>DOMAIN: 0000 enabled</div><div>CPU_CLUSTER: 0 scanning...</div><div>  PCI: 00:18.3 siblings=0</div><div>#[24;9HFound Rev E or Rev F later single core</div><div>CPU: APIC: 00 enabled</div><div>DOMAIN: 0000 scanning...</div><div>PCI: pci_scan_bus for bus 00</div><div>PCI: 00:18.0 [1022/1100] bus ops</div><div>PCI: 00:18.0 [1022/1100] enabled</div><div>PCI: 00:18.1 [1022/1101] enabled</div><div>PCI: 00:18.2 [1022/1102] enabled</div><div>PCI: 00:18.3 [1022/1103] ops</div><div>PCI: 00:18.3 [1022/1103] enabled</div><div>PCI: 00:18.0 scanning...</div><div>PCI: 00:00.0 [10de/0369] ops</div><div>PCI: 00:00.0 [10de/0369] enabled</div><div>Capability: type 0x08 @ 0x44</div><div>flags: 0x01e0</div><div>PCI: 00:00.0 count: 000f static_count: 0010</div><div>PCI: 00:00.0 [10de/0369] enabled next_unitid: 0010</div><div>PCI: pci_scan_bus for bus 00</div><div>PCI: 00:00.0 [10de/0369] enabled</div><div>PCI: 00:01.0 [10de/0000] bus ops</div><div>PCI: 00:01.0 [10de/0360] enabled</div><div>PCI: 00:01.1 [10de/0368] bus ops</div><div>PCI: 00:01.1 [10de/0368] enabled</div><div>PCI: 00:01.2 [10de/036a] enabled</div><div>PCI: 00:01.3 [10de/036b] enabled</div><div>PCI: 00:02.0 [10de/036c] ops</div><div>PCI: 00:02.0 [10de/036c] enabled</div><div>PCI: 00:02.1 [10de/036d] ops</div><div>PCI: 00:02.1 [10de/036d] enabled</div><div>PCI: 00:04.0 [10de/036e] ops</div><div>PCI: 00:04.0 [10de/036e] enabled</div><div>PCI: 00:05.0 [10de/037f] ops</div><div>PCI: 00:05.0 [10de/037f] enabled</div><div>PCI: 00:05.1 [10de/037f] ops</div><div>PCI: 00:05.1 [10de/037f] enabled</div><div>PCI: 00:05.2 [10de/037f] ops</div><div>PCI: 00:05.2 [10de/037f] enabled</div><div>PCI: 00:06.0 [10de/0370] bus ops</div><div>PCI: 00:06.0 [10de/0370] enabled</div><div>PCI: 00:06.1 [10de/0371] ops</div><div>PCI: 00:06.1 [10de/0371] enabled</div><div>PCI: 00:08.0 [10de/0373] ops</div><div>PCI: 00:08.0 [10de/0373] enabled</div><div>PCI: 00:0a.0 [10de/0000] bus ops</div><div>PCI: 00:0a.0 [10de/0376] enabled</div><div>PCI: 00:0c.0 [10de/0000] bus ops</div><div>PCI: 00:0c.0 [10de/0374] enabled</div><div>PCI: 00:0d.0 [10de/0000] bus ops</div><div>PCI: 00:0d.0 [10de/0378] enabled</div><div>PCI: 00:0f.0 [10de/0000] bus ops</div><div>PCI: 00:0f.0 [10de/0377] enabled</div><div>PCI: 00:01.0 scanning...</div><div>scan_lpc_bus for PCI: 00:01.0</div><div>PNP: 002e.0 enabled</div><div>PNP: 002e.1 enabled</div><div>PNP: 002e.2 disabled</div><div>PNP: 002e.3 enabled</div><div>PNP: 002e.4 enabled</div><div>PNP: 002e.5 enabled</div><div>PNP: 002e.6 enabled</div><div>PNP: 002e.7 disabled</div><div>PNP: 002e.8 disabled</div><div>PNP: 002e.9 disabled</div><div>PNP: 002e.a disabled</div><div>scan_lpc_bus for PCI: 00:01.0 done</div><div>PCI: 00:01.1 scanning...</div><div>scan_smbus for PCI: 00:01.1</div><div>smbus: PCI: 00:01.1[0]->I2C: 01:50 enabled</div><div>smbus: PCI: 00:01.1[0]->I2C: 01:51 enabled</div><div>smbus: PCI: 00:01.1[0]->I2C: 01:52 enabled</div><div>smbus: PCI: 00:01.1[0]->I2C: 01:53 enabled</div><div>scan_smbus for PCI: 00:01.1 done</div><div>PCI: 00:06.0 scanning...</div><div>do_pci_scan_bridge for PCI: 00:06.0</div><div>PCI: pci_scan_bus for bus 01</div><div>PCI: 00:0a.0 scanning...</div><div>do_pci_scan_bridge for PCI: 00:0a.0</div><div>PCI: pci_scan_bus for bus 02</div><div>PCI: 00:0c.0 scanning...</div><div>do_pci_scan_bridge for PCI: 00:0c.0</div><div>PCI: pci_scan_bus for bus 03</div><div>PCI: 00:0d.0 scanning...</div><div>do_pci_scan_bridge for PCI: 00:0d.0</div><div>PCI: pci_scan_bus for bus 04</div><div>PCI: 00:0f.0 scanning...</div><div>do_pci_scan_bridge for PCI: 00:0f.0</div><div>PCI: pci_scan_bus for bus 05</div><div>PCI: 05:00.0 [1002/5b63] enabled</div><div>PCI: 05:00.1 [1002/5b73] enabled</div><div>DOMAIN: 0000 passpw: enabled</div><div>root_dev_scan_bus for Root Device done</div><div>done</div><div>found VGA at PCI: 05:00.0</div><div>Setting up VGA for PCI: 05:00.0</div><div>Setting PCI_BRIDGE_CTL_VGA for bridge PCI: 00:0f.0</div><div>Setting PCI_BRIDGE_CTL_VGA for bridge PCI: 00:18.0</div><div>Setting PCI_BRIDGE_CTL_VGA for bridge DOMAIN: 0000</div><div>Setting PCI_BRIDGE_CTL_VGA for bridge Root Device</div><div>Allocating resources...</div><div>Reading resources...</div><div>Root Device read_resources bus 0 link: 0</div><div>CPU_CLUSTER: 0 read_resources bus 0 link: 0</div><div>APIC: 00 missing read_resources</div><div>CPU_CLUSTER: 0 read_resources bus 0 link: 0 done</div><div>DOMAIN: 0000 read_resources bus 0 link: 0</div><div>VGA: PCI: 00:18.0 (aka node 0) link 0 has VGA device</div><div>PCI: 00:18.0 read_resources bus 0 link: 0</div><div>PCI: 00:01.0 read_resources bus 0 link: 0</div><div>PCI: 00:01.0 read_resources bus 0 link: 0 done</div><div>PCI: 00:01.1 read_resources bus 1 link: 0</div><div>I2C: 01:50 missing read_resources</div><div>I2C: 01:51 missing read_resources</div><div>I2C: 01:52 missing read_resources</div><div>I2C: 01:53 missing read_resources</div><div>PCI: 00:01.1 read_resources bus 1 link: 0 done</div><div>PCI: 00:06.0 read_resources bus 1 link: 0</div><div>PCI: 00:06.0 read_resources bus 1 link: 0 done</div><div>PCI: 00:0a.0 read_resources bus 2 link: 0</div><div>PCI: 00:0a.0 read_resources bus 2 link: 0 done</div><div>PCI: 00:0c.0 read_resources bus 3 link: 0</div><div>PCI: 00:0c.0 read_resources bus 3 link: 0 done</div><div>PCI: 00:0d.0 read_resources bus 4 link: 0</div><div>PCI: 00:0d.0 read_resources bus 4 link: 0 done</div><div>PCI: 00:0f.0 read_resources bus 5 link: 0</div><div>PCI: 00:0f.0 read_resources bus 5 link: 0 done</div><div>PCI: 00:18.0 read_resources bus 0 link: 0 done</div><div>PCI: 00:18.0 read_resources bus 0 link: 1</div><div>PCI: 00:18.0 read_resources bus 0 link: 1 done</div><div>PCI: 00:18.0 read_resources bus 0 link: 2</div><div>PCI: 00:18.0 read_resources bus 0 link: 2 done</div><div>DOMAIN: 0000 read_resources bus 0 link: 0 done</div><div>Root Device read_resources bus 0 link: 0 done</div><div>Done reading resources.</div><div>Show resources in subtree (Root Device)...After reading.</div><div> Root Device child on link 0 CPU_CLUSTER: 0</div><div>  CPU_CLUSTER: 0 child on link 0 APIC: 00</div><div>   APIC: 00</div><div>  DOMAIN: 0000 child on link 0 PCI: 00:18.0</div><div>  DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffff flags 40040100 </div><div>  DOMAIN: 0000 resource base 0 size 0 align 0 gran 0 limit ffffffff flags 40040</div><div>   PCI: 00:18.0 child on link 0 PCI: 00:00.0</div><div>   PCI: 00:18.0 resource base 33 size 0 align 0 gran 0 limit 3000 flags 1 index</div><div>   PCI: 00:18.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80100 </div><div>   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffffff flags </div><div>   PCI: 00:18.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 80</div><div>   PCI: 00:18.0 resource base a0000 size 20000 align 0 gran 0 limit ffffffff fl</div><div>    PCI: 00:00.0</div><div>    PCI: 00:01.0 child on link 0 PNP: 002e.0</div><div>    PCI: 00:01.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flag</div><div>    PCI: 00:01.0 resource base 0 size 1000 align 0 gran 0 limit 0 flags c004010</div><div>    PCI: 00:01.0 resource base ff800000 size 800000 align 0 gran 0 limit 0 flag</div><div>    PCI: 00:01.0 resource base fec00000 size 1000 align 0 gran 0 limit 0 flags </div><div>     PNP: 002e.0</div><div>     PNP: 002e.0 resource base 3f0 size 8 align 3 gran 3 limit 7ff flags c00001</div><div>     PNP: 002e.0 resource base 6 size 1 align 0 gran 0 limit 0 flags c0000400 i</div><div>     PNP: 002e.0 resource base 2 size 1 align 0 gran 0 limit 0 flags c0000800 i</div><div>     PNP: 002e.1</div><div>     PNP: 002e.1 resource base 3f8 size 8 align 3 gran 3 limit 7ff flags c00001</div><div>     PNP: 002e.1 resource base 4 size 1 align 0 gran 0 limit 0 flags c0000400 i</div><div>     PNP: 002e.2</div><div>     PNP: 002e.2 resource base 0 size 8 align 3 gran 3 limit 7ff flags 100 inde</div><div>     PNP: 002e.2 resource base 0 size 1 align 0 gran 0 limit 0 flags 400 index </div><div>     PNP: 002e.3</div><div>     PNP: 002e.3 resource base 378 size 8 align 3 gran 3 limit 7ff flags c00001</div><div>     PNP: 002e.3 resource base 0 size 0 align 0 gran 0 limit 0 flags c0000100 i</div><div>     PNP: 002e.3 resource base 7 size 1 align 0 gran 0 limit 0 flags c0000400 i</div><div>     PNP: 002e.3 resource base 4 size 1 align 0 gran 0 limit 0 flags c0000800 i</div><div>     PNP: 002e.4</div><div>     PNP: 002e.4 resource base 290 size 8 align 3 gran 3 limit 7ff flags c00001</div><div>     PNP: 002e.4 resource base 0 size 8 align 3 gran 3 limit 7ff flags c0000100</div><div>     PNP: 002e.4 resource base 0 size 1 align 0 gran 0 limit 0 flags c0000400 i</div><div>     PNP: 002e.5</div><div>     PNP: 002e.5 resource base 60 size 1 align 0 gran 0 limit ffffffff flags c0</div><div>     PNP: 002e.5 resource base 64 size 1 align 0 gran 0 limit ffffffff flags c0</div><div>     PNP: 002e.5 resource base 1 size 1 align 0 gran 0 limit 0 flags c0000400 i</div><div>     PNP: 002e.6</div><div>     PNP: 002e.6 resource base c size 1 align 0 gran 0 limit 0 flags c0000400 i</div><div>     PNP: 002e.7</div><div>     PNP: 002e.7 resource base 0 size 0 align 0 gran 0 limit 0 flags c0000100 i</div><div>     PNP: 002e.7 resource base 800 size 8 align 3 gran 3 limit 7ff flags c00001</div><div>     PNP: 002e.7 resource base 0 size 8 align 3 gran 3 limit 7ff flags c0000100</div><div>     PNP: 002e.8</div><div>     PNP: 002e.8 resource base 0 size 2 align 1 gran 1 limit 7ff flags 100 inde</div><div>     PNP: 002e.8 resource base 0 size 1 align 0 gran 0 limit 0 flags 400 index </div><div>     PNP: 002e.9</div><div>     PNP: 002e.9 resource base 0 size 1 align 0 gran 0 limit ffffffff flags 100</div><div>     PNP: 002e.a</div><div>    PCI: 00:01.1 child on link 0 I2C: 01:50</div><div>    PCI: 00:01.1 resource base 0 size 40 align 6 gran 6 limit ffff flags 100 in</div><div>    PCI: 00:01.1 resource base 0 size 40 align 6 gran 6 limit ffff flags 100 in</div><div>    PCI: 00:01.1 resource base 0 size 40 align 6 gran 6 limit ffff flags 100 in</div><div>    PCI: 00:01.1 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 i</div><div>    PCI: 00:01.1 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 i</div><div>    PCI: 00:01.1 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 i</div><div>     I2C: 01:50</div><div>     I2C: 01:51</div><div>     I2C: 01:52</div><div>     I2C: 01:53</div><div>    PCI: 00:01.2</div><div>    PCI: 00:01.3</div><div>    PCI: 00:01.3 resource base 0 size 40000 align 18 gran 18 limit ffffffff fla</div><div>    PCI: 00:02.0</div><div>    PCI: 00:02.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flag</div><div>    PCI: 00:02.1</div><div>    PCI: 00:02.1 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 2</div><div>    PCI: 00:04.0</div><div>    PCI: 00:04.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 in</div><div>    PCI: 00:05.0</div><div>    PCI: 00:05.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 ind</div><div>    PCI: 00:05.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 ind</div><div>    PCI: 00:05.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 ind</div><div>    PCI: 00:05.0 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 ind</div><div>    PCI: 00:05.0 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 in</div><div>    PCI: 00:05.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flag</div><div>    PCI: 00:05.1</div><div>    PCI: 00:05.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 ind</div><div>    PCI: 00:05.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 ind</div><div>    PCI: 00:05.1 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 ind</div><div>    PCI: 00:05.1 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 ind</div><div>    PCI: 00:05.1 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 in</div><div>    PCI: 00:05.1 resource base 0 size 1000 align 12 gran 12 limit ffffffff flag</div><div>    PCI: 00:05.2</div><div>    PCI: 00:05.2 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 ind</div><div>    PCI: 00:05.2 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 ind</div><div>    PCI: 00:05.2 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 ind</div><div>    PCI: 00:05.2 resource base 0 size 4 align 2 gran 2 limit ffff flags 100 ind</div><div>    PCI: 00:05.2 resource base 0 size 10 align 4 gran 4 limit ffff flags 100 in</div><div>    PCI: 00:05.2 resource base 0 size 1000 align 12 gran 12 limit ffffffff flag</div><div>    PCI: 00:06.0</div><div>    PCI: 00:06.0 resource base 0 size 0 align 12 gran 12 limit ffff flags 80102</div><div>    PCI: 00:06.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 8</div><div>    PCI: 00:06.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 8</div><div>    PCI: 00:06.1</div><div>    PCI: 00:06.1 resource base 0 size 4000 align 14 gran 14 limit ffffffff flag</div><div>    PCI: 00:08.0</div><div>    PCI: 00:08.0 resource base 0 size 1000 align 12 gran 12 limit ffffffff flag</div><div>    PCI: 00:08.0 resource base 0 size 8 align 3 gran 3 limit ffff flags 100 ind</div><div>    PCI: 00:08.0 resource base 0 size 100 align 8 gran 8 limit ffffffff flags 2</div><div>    PCI: 00:08.0 resource base 0 size 10 align 4 gran 4 limit ffffffff flags 20</div><div>    PCI: 00:09.0</div><div>    PCI: 00:0a.0</div><div>    PCI: 00:0a.0 resource base 0 size 0 align 12 gran 12 limit ffffffff flags 8</div><div>    PCI: 00:0a.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff</div><div>    PCI: 00:0a.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 8</div><div>    PCI: 00:0b.0</div><div>    PCI: 00:0c.0</div><div>    PCI: 00:0c.0 resource base 0 size 0 align 12 gran 12 limit ffffffff flags 8</div><div>    PCI: 00:0c.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff</div><div>    PCI: 00:0c.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 8</div><div>    PCI: 00:0d.0</div><div>    PCI: 00:0d.0 resource base 0 size 0 align 12 gran 12 limit ffffffff flags 8</div><div>    PCI: 00:0d.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff</div><div>    PCI: 00:0d.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 8</div><div>    PCI: 00:0e.0</div><div>    PCI: 00:0f.0 child on link 0 PCI: 05:00.0</div><div>    PCI: 00:0f.0 resource base 0 size 0 align 12 gran 12 limit ffffffff flags 8</div><div>    PCI: 00:0f.0 resource base 0 size 0 align 20 gran 20 limit ffffffffffffffff</div><div>    PCI: 00:0f.0 resource base 0 size 0 align 20 gran 20 limit ffffffff flags 8</div><div>     PCI: 05:00.0</div><div>     PCI: 05:00.0 resource base 0 size 8000000 align 27 gran 27 limit ffffffff </div><div>     PCI: 05:00.0 resource base 0 size 100 align 8 gran 8 limit ffff flags 100 </div><div>     PCI: 05:00.0 resource base 0 size 10000 align 16 gran 16 limit ffffffff fl</div><div>     PCI: 05:00.0 resource base 0 size 20000 align 17 gran 17 limit ffffffff fl</div><div>     PCI: 05:00.1</div><div>     PCI: 05:00.1 resource base 0 size 10000 align 16 gran 16 limit ffffffff fl</div><div>   PCI: 00:18.1</div><div>   PCI: 00:18.2</div><div>   PCI: 00:18.3</div><div>   PCI: 00:18.3 resource base 0 size 4000000 align 26 gran 26 limit ffffffff fl</div><div>DOMAIN: 0000 io: base: 0 size: 0 align: 0 gran: 0 limit: ffff</div><div>PCI: 00:18.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff</div><div>PCI: 00:06.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff</div><div>PCI: 00:06.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffff done</div><div>PCI: 00:0a.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff</div><div>PCI: 00:0a.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff done</div><div>PCI: 00:0c.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff</div><div>PCI: 00:0c.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff done</div><div>PCI: 00:0d.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff</div><div>PCI: 00:0d.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff done</div><div>PCI: 00:0f.0 io: base: 0 size: 0 align: 12 gran: 12 limit: ffffffff</div><div>PCI: 05:00.0 14 *  [0x0 - 0xff] io</div><div>PCI: 00:0f.0 io: base: 100 size: 1000 align: 12 gran: 12 limit: ffff done</div><div>PCI: 00:0f.0 1c *  [0x0 - 0xfff] io</div><div>PCI: 00:01.1 60 *  [0x1000 - 0x10ff] io</div><div>PCI: 00:01.1 64 *  [0x1400 - 0x14ff] io</div><div>PCI: 00:01.1 68 *  [0x1800 - 0x18ff] io</div><div>PCI: 00:01.1 10 *  [0x1c00 - 0x1c3f] io</div><div>PCI: 00:01.1 20 *  [0x1c40 - 0x1c7f] io</div><div>PCI: 00:01.1 24 *  [0x1c80 - 0x1cbf] io</div><div>PCI: 00:04.0 20 *  [0x1cc0 - 0x1ccf] io</div><div>PCI: 00:05.0 20 *  [0x1cd0 - 0x1cdf] io</div><div>PCI: 00:05.1 20 *  [0x1ce0 - 0x1cef] io</div><div>PCI: 00:05.2 20 *  [0x1cf0 - 0x1cff] io</div><div>PCI: 00:05.0 10 *  [0x2000 - 0x2007] io</div><div>PCI: 00:05.0 18 *  [0x2008 - 0x200f] io</div><div>PCI: 00:05.1 10 *  [0x2010 - 0x2017] io</div><div>PCI: 00:05.1 18 *  [0x2018 - 0x201f] io</div><div>PCI: 00:05.2 10 *  [0x2020 - 0x2027] io</div><div>PCI: 00:05.2 18 *  [0x2028 - 0x202f] io</div><div>PCI: 00:08.0 14 *  [0x2030 - 0x2037] io</div><div>PCI: 00:05.0 14 *  [0x2038 - 0x203b] io</div><div>PCI: 00:05.0 1c *  [0x203c - 0x203f] io</div><div>PCI: 00:05.1 14 *  [0x2040 - 0x2043] io</div><div>PCI: 00:05.1 1c *  [0x2044 - 0x2047] io</div><div>PCI: 00:05.2 14 *  [0x2048 - 0x204b] io</div><div>PCI: 00:05.2 1c *  [0x204c - 0x204f] io</div><div>PCI: 00:18.0 io: base: 2050 size: 3000 align: 12 gran: 12 limit: ffff done</div><div>PCI: 00:18.0 00 *  [0x0 - 0x2fff] io</div><div>DOMAIN: 0000 io: base: 3000 size: 3000 align: 12 gran: 0 limit: ffff done</div><div>DOMAIN: 0000 mem: base: 0 size: 0 align: 0 gran: 0 limit: ffffffff</div><div>PCI: 00:18.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffffff</div><div>PCI: 00:06.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff</div><div>PCI: 00:06.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done</div><div>PCI: 00:0a.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: fffffffffffffff</div><div>PCI: 00:0a.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: fffffffffffffff</div><div>PCI: 00:0c.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: fffffffffffffff</div><div>PCI: 00:0c.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: fffffffffffffff</div><div>PCI: 00:0d.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: fffffffffffffff</div><div>PCI: 00:0d.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: fffffffffffffff</div><div>PCI: 00:0f.0 prefmem: base: 0 size: 0 align: 20 gran: 20 limit: fffffffffffffff</div><div>PCI: 05:00.0 10 *  [0x0 - 0x7ffffff] prefmem</div><div>PCI: 00:0f.0 prefmem: base: 8000000 size: 8000000 align: 27 gran: 20 limit: fff</div><div>PCI: 00:0f.0 24 *  [0x0 - 0x7ffffff] prefmem</div><div>PCI: 00:18.0 prefmem: base: 8000000 size: 8000000 align: 27 gran: 20 limit: fff</div><div>PCI: 00:18.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff</div><div>PCI: 00:06.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff</div><div>PCI: 00:06.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done</div><div>PCI: 00:0a.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff</div><div>PCI: 00:0a.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done</div><div>PCI: 00:0c.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff</div><div>PCI: 00:0c.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done</div><div>PCI: 00:0d.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff</div><div>PCI: 00:0d.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff done</div><div>PCI: 00:0f.0 mem: base: 0 size: 0 align: 20 gran: 20 limit: ffffffff</div><div>PCI: 05:00.0 30 *  [0x0 - 0x1ffff] mem</div><div>PCI: 05:00.0 18 *  [0x20000 - 0x2ffff] mem</div><div>PCI: 05:00.1 10 *  [0x30000 - 0x3ffff] mem</div><div>PCI: 00:0f.0 mem: base: 40000 size: 100000 align: 20 gran: 20 limit: ffffffff d</div><div>PCI: 00:0f.0 20 *  [0x0 - 0xfffff] mem</div><div>PCI: 00:01.3 10 *  [0x100000 - 0x13ffff] mem</div><div>PCI: 00:06.1 10 *  [0x140000 - 0x143fff] mem</div><div>PCI: 00:01.0 14 *  [0x144000 - 0x144fff] mem</div><div>PCI: 00:02.0 10 *  [0x145000 - 0x145fff] mem</div><div>PCI: 00:05.0 24 *  [0x146000 - 0x146fff] mem</div><div>PCI: 00:05.1 24 *  [0x147000 - 0x147fff] mem</div><div>PCI: 00:05.2 24 *  [0x148000 - 0x148fff] mem</div><div>PCI: 00:08.0 10 *  [0x149000 - 0x149fff] mem</div><div>PCI: 00:02.1 10 *  [0x14a000 - 0x14a0ff] mem</div><div>PCI: 00:08.0 18 *  [0x14a100 - 0x14a1ff] mem</div><div>PCI: 00:08.0 1c *  [0x14a200 - 0x14a20f] mem</div><div>PCI: 00:18.0 mem: base: 14a210 size: 200000 align: 20 gran: 20 limit: ffffffff </div><div>PCI: 00:18.0 02 *  [0x0 - 0x7ffffff] prefmem</div><div>PCI: 00:18.3 94 *  [0x8000000 - 0xbffffff] mem</div><div>PCI: 00:18.0 01 *  [0xc000000 - 0xc1fffff] mem</div><div>DOMAIN: 0000 mem: base: c200000 size: c200000 align: 27 gran: 0 limit: ffffffff</div><div>avoid_fixed_resources: DOMAIN: 0000</div><div>avoid_fixed_resources:@DOMAIN: 0000 10000000 limit 0000ffff</div><div>avoid_fixed_resources:@DOMAIN: 0000 10000100 limit ffffffff</div><div>constrain_resources: PCI: 00:18.0 04 base 000a0000 limit 000bffff mem (fixed)</div><div>constrain_resources: PCI: 00:01.0 10000000 base 00000000 limit 00000fff io (fix</div><div>constrain_resources: PCI: 00:01.0 10000100 base ff800000 limit ffffffff mem (fi</div><div>constrain_resources: PCI: 00:01.0 03 base fec00000 limit fec00fff mem (fixed)</div><div>skipping PNP: 002e.3@62 fixed resource, size=0!</div><div>avoid_fixed_resources:@DOMAIN: 0000 10000000 base 00001000 limit 0000ffff</div><div>avoid_fixed_resources:@DOMAIN: 0000 10000100 base f0000000 limit febfffff</div><div>Setting resources...</div><div>DOMAIN: 0000 io: base:1000 size:3000 align:12 gran:0 limit:ffff</div><div>PCI: 00:18.0 00 *  [0x1000 - 0x3fff] io</div><div>DOMAIN: 0000 io: next_base: 4000 size: 3000 align: 12 gran: 0 done</div><div>PCI: 00:18.0 io: base:1000 size:3000 align:12 gran:12 limit:3fff</div><div>PCI: 00:0f.0 1c *  [0x1000 - 0x1fff] io</div><div>PCI: 00:01.1 60 *  [0x2000 - 0x20ff] io</div><div>PCI: 00:01.1 64 *  [0x2400 - 0x24ff] io</div><div>PCI: 00:01.1 68 *  [0x2800 - 0x28ff] io</div><div>PCI: 00:01.1 10 *  [0x2c00 - 0x2c3f] io</div><div>PCI: 00:01.1 20 *  [0x2c40 - 0x2c7f] io</div><div>PCI: 00:01.1 24 *  [0x2c80 - 0x2cbf] io</div><div>PCI: 00:04.0 20 *  [0x2cc0 - 0x2ccf] io</div><div>PCI: 00:05.0 20 *  [0x2cd0 - 0x2cdf] io</div><div>PCI: 00:05.1 20 *  [0x2ce0 - 0x2cef] io</div><div>PCI: 00:05.2 20 *  [0x2cf0 - 0x2cff] io</div><div>PCI: 00:05.0 10 *  [0x3000 - 0x3007] io</div><div>PCI: 00:05.0 18 *  [0x3008 - 0x300f] io</div><div>PCI: 00:05.1 10 *  [0x3010 - 0x3017] io</div><div>PCI: 00:05.1 18 *  [0x3018 - 0x301f] io</div><div>PCI: 00:05.2 10 *  [0x3020 - 0x3027] io</div><div>PCI: 00:05.2 18 *  [0x3028 - 0x302f] io</div><div>PCI: 00:08.0 14 *  [0x3030 - 0x3037] io</div><div>PCI: 00:05.0 14 *  [0x3038 - 0x303b] io</div><div>PCI: 00:05.0 1c *  [0x303c - 0x303f] io</div><div>PCI: 00:05.1 14 *  [0x3040 - 0x3043] io</div><div>PCI: 00:05.1 1c *  [0x3044 - 0x3047] io</div><div>PCI: 00:05.2 14 *  [0x3048 - 0x304b] io</div><div>PCI: 00:05.2 1c *  [0x304c - 0x304f] io</div><div>PCI: 00:18.0 io: next_base: 3050 size: 3000 align: 12 gran: 12 done</div><div>PCI: 00:06.0 io: base:3fff size:0 align:12 gran:12 limit:3fff</div><div>PCI: 00:06.0 io: next_base: 3fff size: 0 align: 12 gran: 12 done</div><div>PCI: 00:0a.0 io: base:3fff size:0 align:12 gran:12 limit:3fff</div><div>PCI: 00:0a.0 io: next_base: 3fff size: 0 align: 12 gran: 12 done</div><div>PCI: 00:0c.0 io: base:3fff size:0 align:12 gran:12 limit:3fff</div><div>PCI: 00:0c.0 io: next_base: 3fff size: 0 align: 12 gran: 12 done</div><div>PCI: 00:0d.0 io: base:3fff size:0 align:12 gran:12 limit:3fff</div><div>PCI: 00:0d.0 io: next_base: 3fff size: 0 align: 12 gran: 12 done</div><div>PCI: 00:0f.0 io: base:1000 size:1000 align:12 gran:12 limit:1fff</div><div>PCI: 05:00.0 14 *  [0x1000 - 0x10ff] io</div><div>PCI: 00:0f.0 io: next_base: 1100 size: 1000 align: 12 gran: 12 done</div><div>DOMAIN: 0000 mem: base:f0000000 size:c200000 align:27 gran:0 limit:febfffff</div><div>PCI: 00:18.0 02 *  [0xf0000000 - 0xf7ffffff] prefmem</div><div>PCI: 00:18.3 94 *  [0xf8000000 - 0xfbffffff] mem</div><div>PCI: 00:18.0 01 *  [0xfc000000 - 0xfc1fffff] mem</div><div>DOMAIN: 0000 mem: next_base: fc200000 size: c200000 align: 27 gran: 0 done</div><div>PCI: 00:18.0 prefmem: base:f0000000 size:8000000 align:27 gran:20 limit:f7fffff</div><div>PCI: 00:0f.0 24 *  [0xf0000000 - 0xf7ffffff] prefmem</div><div>PCI: 00:18.0 prefmem: next_base: f8000000 size: 8000000 align: 27 gran: 20 done</div><div>PCI: 00:06.0 prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff</div><div>PCI: 00:06.0 prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done</div><div>PCI: 00:0a.0 prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff</div><div>PCI: 00:0a.0 prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done</div><div>PCI: 00:0c.0 prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff</div><div>PCI: 00:0c.0 prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done</div><div>PCI: 00:0d.0 prefmem: base:f7ffffff size:0 align:20 gran:20 limit:f7ffffff</div><div>PCI: 00:0d.0 prefmem: next_base: f7ffffff size: 0 align: 20 gran: 20 done</div><div>PCI: 00:0f.0 prefmem: base:f0000000 size:8000000 align:27 gran:20 limit:f7fffff</div><div>PCI: 05:00.0 10 *  [0xf0000000 - 0xf7ffffff] prefmem</div><div>PCI: 00:0f.0 prefmem: next_base: f8000000 size: 8000000 align: 27 gran: 20 done</div><div>PCI: 00:18.0 mem: base:fc000000 size:200000 align:20 gran:20 limit:fc1fffff</div><div>PCI: 00:0f.0 20 *  [0xfc000000 - 0xfc0fffff] mem</div><div>PCI: 00:01.3 10 *  [0xfc100000 - 0xfc13ffff] mem</div><div>PCI: 00:06.1 10 *  [0xfc140000 - 0xfc143fff] mem</div><div>PCI: 00:01.0 14 *  [0xfc144000 - 0xfc144fff] mem</div><div>PCI: 00:02.0 10 *  [0xfc145000 - 0xfc145fff] mem</div><div>PCI: 00:05.0 24 *  [0xfc146000 - 0xfc146fff] mem</div><div>PCI: 00:05.1 24 *  [0xfc147000 - 0xfc147fff] mem</div><div>PCI: 00:05.2 24 *  [0xfc148000 - 0xfc148fff] mem</div><div>PCI: 00:08.0 10 *  [0xfc149000 - 0xfc149fff] mem</div><div>PCI: 00:02.1 10 *  [0xfc14a000 - 0xfc14a0ff] mem</div><div>PCI: 00:08.0 18 *  [0xfc14a100 - 0xfc14a1ff] mem</div><div>PCI: 00:08.0 1c *  [0xfc14a200 - 0xfc14a20f] mem</div><div>PCI: 00:18.0 mem: next_base: fc14a210 size: 200000 align: 20 gran: 20 done</div><div>PCI: 00:06.0 mem: base:fc1fffff size:0 align:20 gran:20 limit:fc1fffff</div><div>PCI: 00:06.0 mem: next_base: fc1fffff size: 0 align: 20 gran: 20 done</div><div>PCI: 00:0a.0 mem: base:fc1fffff size:0 align:20 gran:20 limit:fc1fffff</div><div>PCI: 00:0a.0 mem: next_base: fc1fffff size: 0 align: 20 gran: 20 done</div><div>PCI: 00:0c.0 mem: base:fc1fffff size:0 align:20 gran:20 limit:fc1fffff</div><div>PCI: 00:0c.0 mem: next_base: fc1fffff size: 0 align: 20 gran: 20 done</div><div>PCI: 00:0d.0 mem: base:fc1fffff size:0 align:20 gran:20 limit:fc1fffff</div><div>PCI: 00:0d.0 mem: next_base: fc1fffff size: 0 align: 20 gran: 20 done</div><div>PCI: 00:0f.0 mem: base:fc000000 size:100000 align:20 gran:20 limit:fc0fffff</div><div>PCI: 05:00.0 30 *  [0xfc000000 - 0xfc01ffff] mem</div><div>PCI: 05:00.0 18 *  [0xfc020000 - 0xfc02ffff] mem</div><div>PCI: 05:00.1 10 *  [0xfc030000 - 0xfc03ffff] mem</div><div>PCI: 00:0f.0 mem: next_base: fc040000 size: 100000 align: 20 gran: 20 done</div><div>Root Device assign_resources, bus 0 link: 0</div><div>0: mmio_basek=003c0000, basek=00000300, limitk=00100000</div><div>DOMAIN: 0000 assign_resources, bus 0 link: 0</div><div>amdk8_set_resource, enabling legacy VGA IO forwarding for PCI: 00:18.0 link 0x0</div><div>PCI: 00:18.0 1c0 <- [0x0000001000 - 0x0000003fff] size 0x00003000 gran 0x0c io </div><div>PCI: 00:18.0 1b8 <- [0x00f0000000 - 0x00f7ffffff] size 0x08000000 gran 0x14 pre</div><div>PCI: 00:18.0 1b0 <- [0x00fc000000 - 0x00fc1fffff] size 0x00200000 gran 0x14 mem</div><div>PCI: 00:18.0 1a8 <- [0x00000a0000 - 0x00000bffff] size 0x00020000 gran 0x00 mem</div><div>PCI: 00:18.0 assign_resources, bus 0 link: 0</div><div>PCI: 00:01.0 14 <- [0x00fc144000 - 0x00fc144fff] size 0x00001000 gran 0x0c mem</div><div>PCI: 00:01.0 assign_resources, bus 0 link: 0</div><div>PNP: 002e.0 60 <- [0x00000003f0 - 0x00000003f7] size 0x00000008 gran 0x03 io</div><div>PNP: 002e.0 70 <- [0x0000000006 - 0x0000000006] size 0x00000001 gran 0x00 irq</div><div>PNP: 002e.0 74 <- [0x0000000002 - 0x0000000002] size 0x00000001 gran 0x00 drq</div><div>PNP: 002e.1 60 <- [0x00000003f8 - 0x00000003ff] size 0x00000008 gran 0x03 io</div><div>PNP: 002e.1 70 <- [0x0000000004 - 0x0000000004] size 0x00000001 gran 0x00 irq</div><div>PNP: 002e.3 60 <- [0x0000000378 - 0x000000037f] size 0x00000008 gran 0x03 io</div><div>PNP: 002e.3 62 <- [0x0000000000 - 0xffffffffffffffff] size 0x00000000 gran 0x00</div><div>PNP: 002e.3 70 <- [0x0000000007 - 0x0000000007] size 0x00000001 gran 0x00 irq</div><div>PNP: 002e.3 74 <- [0x0000000004 - 0x0000000004] size 0x00000001 gran 0x00 drq</div><div>PNP: 002e.4 60 <- [0x0000000290 - 0x0000000297] size 0x00000008 gran 0x03 io</div><div>PNP: 002e.4 62 <- [0x0000000000 - 0x0000000007] size 0x00000008 gran 0x03 io</div><div>PNP: 002e.4 70 <- [0x0000000000 - 0x0000000000] size 0x00000001 gran 0x00 irq</div><div>PNP: 002e.5 60 <- [0x0000000060 - 0x0000000060] size 0x00000001 gran 0x00 io</div><div>PNP: 002e.5 62 <- [0x0000000064 - 0x0000000064] size 0x00000001 gran 0x00 io</div><div>PNP: 002e.5 70 <- [0x0000000001 - 0x0000000001] size 0x00000001 gran 0x00 irq</div><div>PNP: 002e.6 70 <- [0x000000000c - 0x000000000c] size 0x00000001 gran 0x00 irq</div><div>PCI: 00:01.0 assign_resources, bus 0 link: 0</div><div>PCI: 00:01.1 10 <- [0x0000002c00 - 0x0000002c3f] size 0x00000040 gran 0x06 io</div><div>PCI: 00:01.1 20 <- [0x0000002c40 - 0x0000002c7f] size 0x00000040 gran 0x06 io</div><div>PCI: 00:01.1 24 <- [0x0000002c80 - 0x0000002cbf] size 0x00000040 gran 0x06 io</div><div>PCI: 00:01.1 60 <- [0x0000002000 - 0x00000020ff] size 0x00000100 gran 0x08 io</div><div>PCI: 00:01.1 64 <- [0x0000002400 - 0x00000024ff] size 0x00000100 gran 0x08 io</div><div>PCI: 00:01.1 68 <- [0x0000002800 - 0x00000028ff] size 0x00000100 gran 0x08 io</div><div>PCI: 00:01.1 assign_resources, bus 1 link: 0</div><div>PCI: 00:01.1 assign_resources, bus 1 link: 0</div><div>PCI: 00:01.3 10 <- [0x00fc100000 - 0x00fc13ffff] size 0x00040000 gran 0x12 mem</div><div>PCI: 00:02.0 10 <- [0x00fc145000 - 0x00fc145fff] size 0x00001000 gran 0x0c mem</div><div>PCI: 00:02.1 10 <- [0x00fc14a000 - 0x00fc14a0ff] size 0x00000100 gran 0x08 mem</div><div>PCI: 00:04.0 20 <- [0x0000002cc0 - 0x0000002ccf] size 0x00000010 gran 0x04 io</div><div>PCI: 00:05.0 10 <- [0x0000003000 - 0x0000003007] size 0x00000008 gran 0x03 io</div><div>PCI: 00:05.0 14 <- [0x0000003038 - 0x000000303b] size 0x00000004 gran 0x02 io</div><div>PCI: 00:05.0 18 <- [0x0000003008 - 0x000000300f] size 0x00000008 gran 0x03 io</div><div>PCI: 00:05.0 1c <- [0x000000303c - 0x000000303f] size 0x00000004 gran 0x02 io</div><div>PCI: 00:05.0 20 <- [0x0000002cd0 - 0x0000002cdf] size 0x00000010 gran 0x04 io</div><div>PCI: 00:05.0 24 <- [0x00fc146000 - 0x00fc146fff] size 0x00001000 gran 0x0c mem</div><div>PCI: 00:05.1 10 <- [0x0000003010 - 0x0000003017] size 0x00000008 gran 0x03 io</div><div>PCI: 00:05.1 14 <- [0x0000003040 - 0x0000003043] size 0x00000004 gran 0x02 io</div><div>PCI: 00:05.1 18 <- [0x0000003018 - 0x000000301f] size 0x00000008 gran 0x03 io</div><div>PCI: 00:05.1 1c <- [0x0000003044 - 0x0000003047] size 0x00000004 gran 0x02 io</div><div>PCI: 00:05.1 20 <- [0x0000002ce0 - 0x0000002cef] size 0x00000010 gran 0x04 io</div><div>PCI: 00:05.1 24 <- [0x00fc147000 - 0x00fc147fff] size 0x00001000 gran 0x0c mem</div><div>PCI: 00:05.2 10 <- [0x0000003020 - 0x0000003027] size 0x00000008 gran 0x03 io</div><div>PCI: 00:05.2 14 <- [0x0000003048 - 0x000000304b] size 0x00000004 gran 0x02 io</div><div>PCI: 00:05.2 18 <- [0x0000003028 - 0x000000302f] size 0x00000008 gran 0x03 io</div><div>PCI: 00:05.2 1c <- [0x000000304c - 0x000000304f] size 0x00000004 gran 0x02 io</div><div>PCI: 00:05.2 20 <- [0x0000002cf0 - 0x0000002cff] size 0x00000010 gran 0x04 io</div><div>PCI: 00:05.2 24 <- [0x00fc148000 - 0x00fc148fff] size 0x00001000 gran 0x0c mem</div><div>PCI: 00:06.0 1c <- [0x0000003fff - 0x0000003ffe] size 0x00000000 gran 0x0c bus </div><div>PCI: 00:06.0 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus </div><div>PCI: 00:06.0 20 <- [0x00fc1fffff - 0x00fc1ffffe] size 0x00000000 gran 0x14 bus </div><div>PCI: 00:06.1 10 <- [0x00fc140000 - 0x00fc143fff] size 0x00004000 gran 0x0e mem</div><div>PCI: 00:08.0 10 <- [0x00fc149000 - 0x00fc149fff] size 0x00001000 gran 0x0c mem</div><div>PCI: 00:08.0 14 <- [0x0000003030 - 0x0000003037] size 0x00000008 gran 0x03 io</div><div>PCI: 00:08.0 18 <- [0x00fc14a100 - 0x00fc14a1ff] size 0x00000100 gran 0x08 mem</div><div>PCI: 00:08.0 1c <- [0x00fc14a200 - 0x00fc14a20f] size 0x00000010 gran 0x04 mem</div><div>PCI: 00:0a.0 1c <- [0x0000003fff - 0x0000003ffe] size 0x00000000 gran 0x0c bus </div><div>PCI: 00:0a.0 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus </div><div>PCI: 00:0a.0 20 <- [0x00fc1fffff - 0x00fc1ffffe] size 0x00000000 gran 0x14 bus </div><div>PCI: 00:0c.0 1c <- [0x0000003fff - 0x0000003ffe] size 0x00000000 gran 0x0c bus </div><div>PCI: 00:0c.0 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus </div><div>PCI: 00:0c.0 20 <- [0x00fc1fffff - 0x00fc1ffffe] size 0x00000000 gran 0x14 bus </div><div>PCI: 00:0d.0 1c <- [0x0000003fff - 0x0000003ffe] size 0x00000000 gran 0x0c bus </div><div>PCI: 00:0d.0 24 <- [0x00f7ffffff - 0x00f7fffffe] size 0x00000000 gran 0x14 bus </div><div>PCI: 00:0d.0 20 <- [0x00fc1fffff - 0x00fc1ffffe] size 0x00000000 gran 0x14 bus </div><div>PCI: 00:0f.0 1c <- [0x0000001000 - 0x0000001fff] size 0x00001000 gran 0x0c bus </div><div>PCI: 00:0f.0 24 <- [0x00f0000000 - 0x00f7ffffff] size 0x08000000 gran 0x14 bus </div><div>PCI: 00:0f.0 20 <- [0x00fc000000 - 0x00fc0fffff] size 0x00100000 gran 0x14 bus </div><div>PCI: 00:0f.0 assign_resources, bus 5 link: 0</div><div>PCI: 05:00.0 10 <- [0x00f0000000 - 0x00f7ffffff] size 0x08000000 gran 0x1b pref</div><div>PCI: 05:00.0 14 <- [0x0000001000 - 0x00000010ff] size 0x00000100 gran 0x08 io</div><div>PCI: 05:00.0 18 <- [0x00fc020000 - 0x00fc02ffff] size 0x00010000 gran 0x10 mem</div><div>PCI: 05:00.0 30 <- [0x00fc000000 - 0x00fc01ffff] size 0x00020000 gran 0x11 rome</div><div>PCI: 05:00.1 10 <- [0x00fc030000 - 0x00fc03ffff] size 0x00010000 gran 0x10 mem</div><div>PCI: 00:0f.0 assign_resources, bus 5 link: 0</div><div>PCI: 00:18.0 assign_resources, bus 0 link: 0</div><div>PCI: 00:18.3 94 <- [0x00f8000000 - 0x00fbffffff] size 0x04000000 g#�</div><div><br></div><div>#END</div></div><div><br></div><div>I've marked the logs, i hope it helps.</div><div>Thanks</div></div>