<div dir="ltr">Nice job all. Patrick, I'm looking forward t the next release detailing how many files and lines were removed :-)<div><br></div><div>include, oh sad, the 440lx :-)</div><div><br></div><div>ron</div></div><br><div class="gmail_quote"><div dir="ltr">On Fri, Oct 30, 2015 at 1:38 PM Patrick Georgi <<a href="mailto:pgeorgi@google.com">pgeorgi@google.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">(Halloween 2015 release - just as scary as that sounds)<br>
<br>
Dear coreboot community,<br>
<br>
today marks the release of coreboot 4.2, the second release on our<br>
time based release schedule.<br>
Since 4.1 there were 936 commits by 90 authors, increasing the code<br>
base by approximately 17000 lines of code. We saw 35 new contributors<br>
- welcome to coreboot! More than 34 developers were active as<br>
reviewers in that period.<br>
Thanks go to all contributors who helped shape this release.<br>
<br>
As with 4.1, the release tarballs are available at<br>
<a href="http://www.coreboot.org/releases/" rel="noreferrer" target="_blank">http://www.coreboot.org/releases/</a>. There's also a 4.2 tag and branch<br>
in the git repository.<br>
<br>
This marks the first release that features a changelog comparing it to<br>
the previous release. There was some limited testing to make sure that<br>
the code is usable, and it boots on some devices. A structured test<br>
plan will only become part of the release procedure of future<br>
versions.<br>
I'm grateful to Martin for assembling this release's changelog.<br>
<br>
This is also the first release that will be followed by the removal of<br>
old, unused code. There will be a policy on how to announce<br>
deprecation and removal of mainboard and chipset code for future<br>
releases.<br>
<br>
Regards,<br>
Patrick<br>
<br>
Log of commit d5e6618a4f076610e683b174c4dd5108d960c785 to<br>
commit 439a527014fa0cb3e4ef60ba59e5c57c737b4444<br>
<br>
Changes between 4.1 and 4.2<br>
---------------------------<br>
Build system:<br>
- Store a minimized coreboot config file in cbfs instead of the full config<br>
- Store the payload config and revision in CBFS when that info is available<br>
- Add -compression option for cbfs-files-y. Valid entries are now -file,<br>
-type, -align, and -compression<br>
- Change Microcode inclusion method from building .h files to pre-built binaries<br>
- Update Builder tests for each commit to test utilities and run lint tools<br>
- Many other small makefile and build changes and fixes<br>
- Remove expert mode as a Kconfig option<br>
<br>
Utilities:<br>
- Many fixes and updates to many utilities (158 total commits)<br>
- ifdtool: Update for skylake, handle region masks correctly<br>
- crossgcc: Update to gcc 5.2.0<br>
- kconfig: Add strict mode to fail on kconfig errors and warnings<br>
- vgabios: Significant fixes to remove issues in linking into coreboot code<br>
- Add script to parse MAINTAINERS file<br>
- Add Kconfig lint tool<br>
- Create a common library to share coreboot routines with utilities<br>
- Significant changes and cleanup to cbfstool (81 commits). Major changes:<br>
- Update cbfstool to change the internal location of FSP binaries when adding<br>
them<br>
- Decompress stage files on extraction and turn them into ELF binaries<br>
- Header sizes are now variable, containing extended attributes<br>
- Add compression tags to all cbfs headers so all cbfs files can be compressed<br>
- Add and align CBFS components in one pass instead of two<br>
- Add XIP support for X86 to relocate the romstage when it's added<br>
- Removed locate command as it's no longer needed<br>
- Add bootblock and cbfs_header file types so the master header knows about<br>
them<br>
- Prefer FMAP data to CBFS master header if FMAP data exists<br>
- Add hashes to cbfs file metadata for verification of images<br>
<br>
Payloads:<br>
- SeaBIOS: update stable release from 1.7.5 to 1.8.2<br>
- Libpayload had some significant changes (61 commits). Major changes:<br>
- Add support for fmap tables<br>
- Add support for SuperSpeed (3.0) USB hubs<br>
- Updates and bugfixes for DesignWare OTG controller (DWC2)<br>
- Add video_printf to print text with specified foreground &amp; background<br>
colors<br>
- Updates to match changes to cbfs/cbfstool<br>
- Add cbgfx, a library to show graphics and text on a display<br>
- Read cbfs offset and size from sysinfo when available<br>
<br>
Vendorcode:<br>
- fsp_baytrail: Support Baytrail FSP Gold 4 release<br>
- AMD binary PI: add support for fan control<br>
- Work to get AMD AGESA to compile correctly as 64-bit code<br>
- Add standalone (XIP) verstage support for x86 to verify romstage<br>
<br>
Mainboards:<br>
- New Mainboards:<br>
- apple/macbookair4_2 - Sandy/Ivy Bridge with Panther / Cougar point<br>
chipset<br>
- asus/kgpe-d16 - AMD Family 10, SB700/SR5650 platform<br>
- emulation/spike-riscv - RISCV virtualized platform<br>
- google/chell - Intel Skylake chrome platform<br>
- google/cyan - Intel Braswell chrome platform<br>
- google/glados - Intel Skylake chrome platform<br>
- google/lars - Intel Skylake chrome platform<br>
- intel/kunimitsu - Intel Skylake chrome platform<br>
- intel/sklrvp - Intel Skylake reference platform<br>
- intel/strago - Intel Braswell chrome platform<br>
- Cleanups of many mainboards - several patches each for:<br>
- amd/bettong<br>
- getac/p470<br>
- google/auron, google/smaug and google/veyron_rialto<br>
- pcengines/apu1<br>
- siemens/mc_tcu3<br>
- Combine the google/veyron_(jerry, mighty, minnie, pinkie, shark &amp; speedy)<br>
mainboards into the single google/veyron mainboard directory<br>
<br>
Console:<br>
- Add EM100 'hyper term' spi console support in ramstage &amp; smm<br>
- Add console support for verstage<br>
<br>
ARM:<br>
- armv7: use asm coded memory operations for 32/16 bit read/write<br>
- Many cleanups to the nvidia tegra chips (40 patches)<br>
<br>
RISC-V:<br>
- Add trap handling<br>
- Add virtual Memory setup<br>
<br>
X86:<br>
- Remove and re-add Rangeley and Ivy Bridge / panther point FSP platforms<br>
- Update microcode update parser to use stock AMD microcode blobs from CBFS<br>
- ACPI: Align FACS to 64 byte boundary. Fixes FWTS error<br>
- AMD/SB700: Init devices in early boot, restore power state after power<br>
failure. Add IDE/SATA asl code<br>
- Add initial support for AMD Socket G34 processors<br>
- Add tick frequency to timestamp table to calculate boot times more accurately<br>
- Unify X86 romstage / ramstage linking to match other platforms<br>
- Start preparing X86 bootblock for non-memory-mapped BIOS media<br>
- cpu/amd/car: Add Suspend to RAM (S3) support<br>
- Native VGA init fixes on several platforms<br>
- Significant updates to FSP 1.1 code for cleanup and cbfstool changes<br>
- SMMhandler: on i945..nehalem, crash if LAPIC overlaps with ASEG to prevent<br>
the memory sinkhole smm hack<br>
Drivers:<br>
- Add native text mode support for the Aspeed AST2050<br>
- w83795: Add support for for fan control and voltage monitoring<br>
- Intel GMA ACPI consolidation and improvements<br>
- Set up the 8254 timer before running option ROMs<br>
- Resource allocator: Page align memory mapped PCI resources<br>
<br>
Lib:<br>
- Derive fmap name from offset/size<br>
- Several edid fixes<br>
- Updates to cbfs matching changes in cbfstool<br>
<br>
Submodules:<br>
-----------<br>
3rdparty/blobs:<br>
Total commits: 16<br>
Log of commit 61d663e39bc96530900c3232ccea7365ab9dad0b to<br>
commit aab093f0824b6d26b57a1ce220ba0d577e37ad49<br>
- AMD Merlin Falcon: Update to CarrizoPI 1.1.0.0 (Binary PI 1.4)<br>
- AMD Steppe Eagle: Update to MullinsPI 1.0.0.A (Binary PI 1.1)<br>
- Update microcode to binary blobs. Remove old .h microcode files<br>
<br>
3rdparty/arm-trusted-firmware:<br>
- No Changes<br>
<br>
3rdparty/vboot:<br>
Total commits: 41<br>
Log of commit fbf631c845c08299f0bcbae3f311c5807d34c0d6 to<br>
commit d6723ed12b429834c2627c009aab58f0db20ce73<br>
- Update the code to determine the write protect line gpio value<br>
- Several updates to futility and image_signing scripts<br>
- Update crossystem to accommodate Android mosys location<br>
- Support reboot requested by secdata<br>
- Add NV flag to default boot legacy OS<br>
<br>
util/nvidia/cbootimage:<br>
- No Changes<br>
<br>
--<br>
Google Germany GmbH, ABC-Str. 19, 20354 Hamburg<br>
Registergericht und -nummer: Hamburg, HRB 86891, Sitz der Gesellschaft: Hamburg<br>
Geschäftsführer: Matthew Scott Sucherman, Paul Terence Manicle<br>
<br>
--<br>
coreboot mailing list: <a href="mailto:coreboot@coreboot.org" target="_blank">coreboot@coreboot.org</a><br>
<a href="http://www.coreboot.org/mailman/listinfo/coreboot" rel="noreferrer" target="_blank">http://www.coreboot.org/mailman/listinfo/coreboot</a></blockquote></div>