<p dir="ltr">Le 7 juin 2016 2:09 AM, "Piotr Król" <<a href="mailto:piotr.krol@3mdeb.com">piotr.krol@3mdeb.com</a>> a écrit :<br>
> I'm working on support for PC Engines APU2 (AMD GX-412TC) board and I<br>
> finally manage to boot Voyage Linux and run memtest86+. There some<br>
> limitations and concerns that I have and hope you can advise how to<br>
> proceed.</p>
<p dir="ltr">I wrote a blog article about coreboot on apu1d. Maybe some informations can help you with apu2.<br>
<a href="https://pelican.craoc.fr/coreboot.html">https://pelican.craoc.fr/coreboot.html</a></p>
<p dir="ltr">> 3. APU2 got only UART interface and to make it accept input character I<br>
> had to port some changes from out of tree SeaBIOS. I managed to merge it<br>
> with upstream version and it seems to work for APU2. Some of those<br>
> changes are very specific to APU2. Code is here:<br>
> <a href="https://github.com/pcengines/seabios/commits/apu2-support">https://github.com/pcengines/seabios/commits/apu2-support</a></p>
<p dir="ltr">It seams the SeaBIOS prefer to use/promote sgabios instead of building it's own serial input solution.</p>
<p dir="ltr"><a href="http://www.seabios.org/pipermail/seabios/2016-May/010677.html">http://www.seabios.org/pipermail/seabios/2016-May/010677.html</a></p>
<p dir="ltr">I personaly also prefer sgabios as it allow the user to chainload non serial aware solution.<br>
See note about sgabios in this section :<br>
<a href="https://pelican.craoc.fr/coreboot.html#seabios_1">https://pelican.craoc.fr/coreboot.html#seabios_1</a></p>
<p dir="ltr">> 4. I also had to modify memtest86plus because it hanged on code looking<br>
> for SPD. This platform do not use memory modules, just chips soldered on<br>
> board. At this point there is SPD_DISABLE define that disable SPD<br>
> reading. I'm not sure if this is correct approach and if this should be<br>
> pushed for review before proving it work ?<br>
> <a href="https://github.com/pcengines/memtest86plus/commits/apu2">https://github.com/pcengines/memtest86plus/commits/apu2</a></p>
<p dir="ltr">Did you use the coreboot memtest86plus repo ?<br>
<a href="https://review.coreboot.org/gitweb/cgit/memtest86plus.git/">https://review.coreboot.org/gitweb/cgit/memtest86plus.git/</a><br>
-- <br>
Regards<br>
Maxime de Roucy <br>
</p>