<div dir="ltr"><span style="font-size:12.8px">>> What is INTEL IOTG support?</span><div><div><span style="font-size:12.8px">Never mind, I wanted to say that INTEL will not support Penryn, either Merom, or Nehalem (over 9 years in production).</span></div></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">>> No idea, but I can certainly try it.</span><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">Yes, you can. Ether using source code, but other that that (if you have some sort of problems), you just need to find it in Coreboot .rom file the proper place (WBINVD is 0F 09 opcode, while INVD is just 0F 08)! ;-)</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">>> What I don't understand is that this is just southbridge code which is</span><br style="font-size:12.8px"><span style="font-size:12.8px">>> used by other boards too and that this instruction causes no issues to</span><br style="font-size:12.8px"><span style="font-size:12.8px">>> those other boards in the coreboot tree (like thinkpad x60).</span><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">As you have said/wrote, higher FREQ could be the showstopper. Above written (with INVD) is also good enough as canary test. :-)</span><br></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">>> Having read all the i945 raminit code (this is not MRC but native</span><br style="font-size:12.8px"><span style="font-size:12.8px">>> coreboot code AFAIK) it does seem to be written with 667MHz fsb (945gm</span><br style="font-size:12.8px"><span style="font-size:12.8px">>> laptops like thinkpad x60)and 533MHz fsb (945gc inteld945gclf) in mind.</span></div><div><span style="font-size:12.8px">Ahhhhh... I missed this part over the years!?!? So, there is Open Source initram code, but for very old CORE families (0 - pre CORE, 1 and some 2s). Thank you for enlightening me.</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">>>So I will soon try to confirm this theory with 533MHz fsb cpu.</span><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">I look forward/am interested to hearing from you (if you also do extras for 667MHz with INVD, Full House)! :thumb up:</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">Thank you,</span></div><div><span style="font-size:12.8px">Zoran</span></div></div><div class="gmail_extra"><br><div class="gmail_quote">On Mon, Oct 10, 2016 at 9:25 AM, Arthur Heymans <span dir="ltr"><<a href="mailto:arthur@aheymans.xyz" target="_blank">arthur@aheymans.xyz</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">Zoran Stojsavljevic <<a href="mailto:zoran.stojsavljevic@gmail.com">zoran.stojsavljevic@gmail.com</a><wbr>> writes:<br>
<br>
> Hello Arthur,<br>
><br>
> CPUID 1067x? Penryn?<br>
> <a href="https://en.wikipedia.org/wiki/Penryn_(microprocessor)" rel="noreferrer" target="_blank">https://en.wikipedia.org/wiki/<wbr>Penryn_(microprocessor)</a> ?!<br>
</span>This is indeed the cpu which I used to run tests with. This board should<br>
also work with older LGA775 cpu I think. (even though coreboot has<br>
problems with CAR on this P4 HT 630 I also tried)<br>
<span class=""><br>
<br>
> It is long time off any radar screen for INTEL IOTG support, I can tell to you this... Started production in 2007! :-(( WTH you need Coreboot on this one?<br>
</span>What is INTEL IOTG support?<br>
<span class=""><br>
> "The WBINVD instruction is a privileged instruction. When the processor is running in protected mode, the CPL of a program or procedure must be 0 to<br>
> execute this instruction. This instruction is also a serializing instruction (see "Serializing Instructions" in Chapter 8 of the IA-32 Intel Architecture Software<br>
> Developer's Manual, Volume 3)."<br>
><br>
> Question to you: do you execute this instruction (WBINVD) in Ring 0 (kernel) mode? If you do, and it still hangs, I have for you a good suggestion: try to replace<br>
> WBINVD with INVD and see if you'll hang (simple logic stands behind<br>
> what I read there:<br>
> <a href="http://x86.renejeschke.de/html/file_module_x86_id_325.html" rel="noreferrer" target="_blank">http://x86.renejeschke.de/<wbr>html/file_module_x86_id_325.<wbr>html</a>).<br>
</span>No idea, but I can certainly try it.<br>
<span class=""><br>
<br>
> If you hang: your problem is for sure/100% NOT raminit (in other words MRC);<br>
> If you do NOT hang, and continue: raminit (MRC) might be (but not<br>
> certainly???) your problem. If you hang later (while accessing DDRAM),<br>
> then it is obvious! ;-)<br>
</span>What I don't understand is that this is just southbridge code which is<br>
used by other boards too and that this instruction causes no issues to<br>
those other boards in the coreboot tree (like thinkpad x60).<br>
<br>
Having read all the i945 raminit code (this is not MRC but native<br>
coreboot code AFAIK) it does seem to be written with 667MHz fsb (945gm<br>
laptops like thinkpad x60)and 533MHz fsb (945gc inteld945gclf) in mind.<br>
So I will soon try to confirm this theory with 533MHz fsb cpu.<br>
<span class="">><br>
> Good luck with this one,<br>
> Zoran<br>
<br>
</span>Kind regards<br>
<span class="HOEnZb"><font color="#888888">--<br>
Arthur Heymans<br>
</font></span></blockquote></div><br></div>