<div dir="ltr"><div><div><div><div><div>Hi,<br><br></div>make clean, did help....thanks<br><br></div>now in the next stage, I got this error :<br>Include CPU microcode in CBFS<br>> 1. Generate from tree (CPU_MICROCODE_CBFS_GENERATE)<br>  2. Include external microcode header files (CPU_MICROCODE_CBFS_EXTERNAL_HEADER)<br>  3. Do not include microcode updates (CPU_MICROCODE_CBFS_NONE)<br>choice[1-3]: 1<br>Microcode binary path and filename (CPU_UCODE_BINARIES) [] <br>*<br>* Northbridge<br>*<br>*<br>* Southbridge<br>*<br>*<br>* Super I/O<br>*<br>*<br>* Embedded Controllers<br>*<br>Vboot non-volatile storage in CMOS. (VBOOT_VBNV_CMOS) [N/y/?] n<br>Vboot non-volatile storage in EC. (VBOOT_VBNV_EC) [N/y/?] n<br>Verify firmware with vboot. (VBOOT) [N/y/?] (NEW) y<br>*<br>* Generic Drivers<br>*<br>AS3722 RTC support (DRIVERS_AS3722_RTC) [N/y] n<br>Realtek 8168 reset (REALTEK_8168_RESET) [N/y/?] n<br>Serial port on SuperIO (DRIVERS_UART_8250IO) [Y/n] y<br>Oxford OXPCIe952 (DRIVERS_UART_OXPCIE) [N/y/?] n<br>UART's PCI bus, device, function address (UART_PCI_ADDR) [0x0] 0x0<br>USB 2.0 EHCI debug dongle support (USBDEBUG) [N/y/?] (NEW) y<br>  Enable early (pre-RAM) usbdebug (USBDEBUG_IN_ROMSTAGE) [Y/n/?] (NEW) y<br>  Type of dongle<br>  > 1. Net20DC or compatible (USBDEBUG_DONGLE_STD) (NEW)<br>    2. BeagleBone (USBDEBUG_DONGLE_BEAGLEBONE) (NEW)<br>    3. BeagleBone Black (USBDEBUG_DONGLE_BEAGLEBONE_BLACK) (NEW)<br>    4. FTDI FT232H UART (USBDEBUG_DONGLE_FTDI_FT232H) (NEW)<br>  choice[1-4]: 1<br>I2C TPM (I2C_TPM) [Y] (NEW) y<br>I2C TPM Driver<br>> 1. Generic I2C TPM Driver (I2C_TPM_GENERIC) (NEW)<br>  2. CR50 I2C TPM Driver (I2C_TPM_CR50) (NEW)<br>choice[1-2]: 1<br>I2C TPM chip bus (DRIVER_TPM_I2C_BUS) [0x9] (NEW) 1<br>I2C TPM chip address (DRIVER_TPM_I2C_ADDR) [0x2] (NEW) 0x2<br>IRQ or GPE to use for TPM interrupt (DRIVER_TPM_I2C_IRQ) [-1] (NEW) 18<br>Generate I2C TPM ACPI device (DRIVER_I2C_TPM_ACPI) [N/y] n<br>Support Intel PCI-e WiFi adapters (DRIVERS_INTEL_WIFI) [Y/n/?] y<br>PS/2 keyboard init (DRIVERS_PS2_KEYBOARD) [N/y/?] n<br>Silicon Image SIL3114 (DRIVERS_SIL_3114) [N/y/?] n<br>TI TPS65913 support (DRIVERS_TI_TPS65913) [N/y] n<br>TI TPS65913 RTC support (DRIVERS_TI_TPS65913_RTC) [N/y] n<br>*<br>* Console<br>*<br>Squelch AP CPUs from early console. (SQUELCH_EARLY_SMP) [Y/n/?] y<br>Serial port console output (CONSOLE_SERIAL) [Y/n/?] y<br>  *<br>  * I/O mapped, 8250-compatible<br>  *<br>  Index for UART port to use for console (UART_FOR_CONSOLE) [0] 0<br>  *<br>  * Serial port base address = 0x3f8<br>  *<br>  Baud rate<br>    1. 921600 (CONSOLE_SERIAL_921600)<br>    2. 460800 (CONSOLE_SERIAL_460800)<br>    3. 230400 (CONSOLE_SERIAL_230400)<br>  > 4. 115200 (CONSOLE_SERIAL_115200)<br>    5. 57600 (CONSOLE_SERIAL_57600)<br>    6. 38400 (CONSOLE_SERIAL_38400)<br>    7. 19200 (CONSOLE_SERIAL_19200)<br>    8. 9600 (CONSOLE_SERIAL_9600)<br>  choice[1-8]: 4<br>spkmodem (console on speaker) console output (SPKMODEM) [N/y/?] n<br>USB dongle console output (CONSOLE_USB) [N/y/?] (NEW) y<br>Use onboard VGA as primary video device (ONBOARD_VGA_IS_PRIMARY) [N/y/?] n<br>Network console over NE2000 compatible Ethernet adapter (CONSOLE_NE2K) [N/y/?] n<br>Send console output to a CBMEM buffer (CONSOLE_CBMEM) [Y/n/?] y<br>  Room allocated for console output in CBMEM (CONSOLE_CBMEM_BUFFER_SIZE) [0x20000] 0x20000<br>Default console log level<br>> 1. 8: SPEW (DEFAULT_CONSOLE_LOGLEVEL_8)<br>  2. 7: DEBUG (DEFAULT_CONSOLE_LOGLEVEL_7)<br>  3. 6: INFO (DEFAULT_CONSOLE_LOGLEVEL_6)<br>  4. 5: NOTICE (DEFAULT_CONSOLE_LOGLEVEL_5)<br>  5. 4: WARNING (DEFAULT_CONSOLE_LOGLEVEL_4)<br>  6. 3: ERR (DEFAULT_CONSOLE_LOGLEVEL_3)<br>  7. 2: CRIT (DEFAULT_CONSOLE_LOGLEVEL_2)<br>  8. 1: ALERT (DEFAULT_CONSOLE_LOGLEVEL_1)<br>  9. 0: EMERG (DEFAULT_CONSOLE_LOGLEVEL_0)<br>choice[1-9]: 1<br>Don't show any POST codes (NO_POST) [N/y] n<br>  Store post codes in CMOS for debugging (CMOS_POST) [N/y/?] n<br>  Show POST codes on the debug console (CONSOLE_POST) [N/y/?] n<br>  Send POST codes to an external device (POST_DEVICE) [Y/n] y<br>    Device to send POST codes to<br>    > 1. None (POST_DEVICE_NONE)<br>      2. LPC (POST_DEVICE_LPC)<br>      3. PCI/PCIe (POST_DEVICE_PCI_PCIE)<br>    choice[1-3]: 1<br>  Send POST codes to an IO port (POST_IO) [Y/n/?] y<br>    IO port for POST codes (POST_IO_PORT) [0x80] 0x80<br>*<br>* Debugging<br>*<br>GDB debugging support (GDB_STUB) [Y/n/?] y<br>  Wait for a GDB connection (GDB_WAIT) [N/y/?] n<br>Halt when hitting a BUG() or assertion error (FATAL_ASSERTS) [N/y/?] n<br>Output verbose CBFS debug messages (DEBUG_CBFS) [Y/n/?] y<br>Output verbose RAM init debug messages (DEBUG_RAM_SETUP) [N/y/?] n<br>Check PIRQ table consistency (DEBUG_PIRQ) [Y/n/?] y<br>Output verbose SMI debug messages (DEBUG_SMI) [N/y/?] (NEW) y<br>Debug SMM relocation code (DEBUG_SMM_RELOCATION) [N/y/?] (NEW) y<br>Output verbose malloc debug messages (DEBUG_MALLOC) [Y/n/?] y<br>Output verbose ACPI debug messages (DEBUG_ACPI) [Y/n/?] y<br>Output verbose TPM debug messages (DEBUG_TPM) [N/y/?] (NEW) y<br>Output verbose USB 2.0 EHCI debug dongle messages (DEBUG_USBDEBUG) [N/y/?] (NEW) y<br>Trace function calls (TRACE) [Y/n/?] y<br>Debug boot state machine (DEBUG_BOOT_STATE) [Y/n/?] y<br>*<br>* Restart config...<br>*<br>*<br>* Chipset<br>*<br>*<br>* SoC<br>*<br>*<br>* CPU<br>*<br>Include CPU microcode in CBFS<br>> 1. Generate from tree (CPU_MICROCODE_CBFS_GENERATE)<br>  2. Include external microcode header files (CPU_MICROCODE_CBFS_EXTERNAL_HEADER)<br>  3. Do not include microcode updates (CPU_MICROCODE_CBFS_NONE)<br>choice[1-3]: 1<br>Microcode binary path and filename (CPU_UCODE_BINARIES) [] <br>*<br>* Northbridge<br>*<br>*<br>* Southbridge<br>*<br>*<br>* Super I/O<br>*<br>*<br>* Embedded Controllers<br>*<br>Vboot non-volatile storage in CMOS. (VBOOT_VBNV_CMOS) [N/y/?] n<br>Vboot non-volatile storage in EC. (VBOOT_VBNV_EC) [N/y/?] n<br>Vboot starts verifying in bootblock (VBOOT_STARTS_IN_BOOTBLOCK) [N/y/?] (NEW) y<br>Mock secdata for firmware verification (VBOOT_MOCK_SECDATA) [N/y/?] (NEW) y<br>Disable dev mode on recovery requests (VBOOT_DISABLE_DEV_ON_RECOVERY) [N/y/?] (NEW) y<br>Vboot verification is built into a separate stage (SEPARATE_VERSTAGE) [N/y] (NEW) y<br>  The separate verification stage returns to its caller (RETURN_FROM_VERSTAGE) [N/y/?] (NEW) y<br>  The chipset provides the main() entry point for verstage (CHIPSET_PROVIDES_VERSTAGE_MAIN_SYMBOL) [N/y/?] (NEW) y<br>Vboot's work buffer is dynamically allocated. (VBOOT_DYNAMIC_WORK_BUFFER) [N/y/?] (NEW) y<br>Video option ROM matters (= can skip display init) (VBOOT_OPROM_MATTERS) [N/y/?] (NEW) y<br>Verify firmware with vboot. (VBOOT) [Y/n/?] y<br>#<br># configuration written to /home/bianchi/coreboot/.config<br>#<br>    HOSTCC     util/sconfig/lex.yy.o<br>    HOSTCC     util/sconfig/sconfig.tab.o<br>    HOSTCC     util/sconfig/main.o<br>    HOSTCC     util/sconfig/sconfig (link)<br>    SCONFIG    mainboard/intel/i946gz/devicetree.cb<br>    HOSTCC     nvramtool/cli/nvramtool.o<br>    HOSTCC     nvramtool/cli/opts.o<br>    HOSTCC     nvramtool/cmos_lowlevel.o<br>    HOSTCC     nvramtool/cmos_ops.o<br>    HOSTCC     nvramtool/common.o<br>    HOSTCC     nvramtool/compute_ip_checksum.o<br>    HOSTCC     nvramtool/hexdump.o<br>    HOSTCC     nvramtool/input_file.o<br>    HOSTCC     nvramtool/layout.o<br>    HOSTCC     nvramtool/accessors/layout-common.o<br>    HOSTCC     nvramtool/accessors/layout-text.o<br>    HOSTCC     nvramtool/accessors/layout-bin.o<br>    HOSTCC     nvramtool/lbtable.o<br>    HOSTCC     nvramtool/reg_expr.o<br>    HOSTCC     nvramtool/cbfs.o<br>    HOSTCC     nvramtool/accessors/cmos-mem.o<br>    HOSTCC     nvramtool/nvramtool (link)<br>    OPTION     option_table.h<br>    CC         bootblock/mainboard/intel/i946gz/static.o<br>    CC         bootblock/arch/x86/boot.o<br>    GEN        generated/bootblock.ld<br>    CP         bootblock/arch/x86/bootblock.ld<br>    HOSTCC     util/romcc/romcc (this may take a while)<br>    ROMCC      generated/bootblock.inc<br>    CC         bootblock/arch/x86/bootblock_romcc.o<br>    CC         bootblock/arch/x86/cpu_common.o<br>    GEN        build.h<br>    CC         bootblock/arch/x86/id.o<br>    CC         bootblock/arch/x86/memcpy.o<br>    CC         bootblock/arch/x86/memset.o<br>    CC         bootblock/arch/x86/mmap_boot.o<br>    CC         bootblock/arch/x86/walkcbfs.o<br>    CC         bootblock/commonlib/cbfs.o<br>    CC         bootblock/commonlib/lz4_wrapper.o<br>    CC         bootblock/commonlib/mem_pool.o<br>    CC         bootblock/commonlib/region.o<br>    CC         bootblock/console/die.o<br>    CC         bootblock/console/post.o<br>    CC         bootblock/cpu/x86/lapic/boot_cpu.o<br>    CC         bootblock/cpu/x86/mtrr/earlymtrr.o<br>    CC         bootblock/device/device_simple.o<br>    CC         bootblock/device/i2c.o<br>    CC         bootblock/drivers/uart/uart8250io.o<br>    CC         bootblock/drivers/uart/util.o<br>    CC         bootblock/lib/boot_device.o<br>    CC         bootblock/lib/bootmode.o<br>    HOSTCC     cbfstool/fmaptool.o<br>    HOSTCC     cbfstool/cbfs_sections.o<br>    HOSTCC     cbfstool/fmap_from_fmd.o<br>    HOSTCC     cbfstool/fmd.o<br>    HOSTCC     cbfstool/fmd_parser.o<br>    HOSTCC     cbfstool/fmd_scanner.o<br>    HOSTCC     cbfstool/fmap.o<br>    HOSTCC     cbfstool/kv_pair.o<br>    HOSTCC     cbfstool/valstr.o<br>    HOSTCC     cbfstool/fmaptool (link)<br>    FMAP       build/util/cbfstool/fmaptool -h build/fmap_config.h build/fmap.fmd build/fmap.fmap<br>SUCCESS: Wrote 182 bytes to file 'build/fmap.fmap' (and generated header)<br>The sections containing CBFSes are: COREBOOT<br>    CC         bootblock/lib/cbfs.o<br>    CC         bootblock/lib/cbmem_console.o<br>    CC         bootblock/lib/delay.o<br>    CC         bootblock/lib/fmap.o<br>    CC         bootblock/lib/gcc.o<br>    CC         bootblock/lib/halt.o<br>    CC         bootblock/lib/hexdump.o<br>    CC         bootblock/lib/libgcc.o<br>    CC         bootblock/lib/memchr.o<br>    CC         bootblock/lib/memcmp.o<br>    CC         bootblock/lib/prog_loaders.o<br>    CC         bootblock/lib/prog_ops.o<br>    CC         bootblock/lib/version.o<br>    CC         bootblock/vboot/bootmode.o<br>    LINK       cbfs/fallback/bootblock.debug<br>    OBJCOPY    cbfs/fallback/bootblock.elf<br>    OBJCOPY    bootblock.raw.bin<br>    CC         romstage/mainboard/intel/i946gz/static.o<br>    CC         romstage/arch/x86/acpi_s3.o<br>    GEN        generated/assembly.inc<br>    CC         romstage/arch/x86/assembly_entry.o<br>    CC         romstage/arch/x86/boot.o<br>    CC         romstage/arch/x86/cbfs_and_run.o<br>    CC         romstage/arch/x86/cbmem.o<br>    CC         romstage/arch/x86/cpu_common.o<br>    CC         romstage/arch/x86/memcpy.o<br>    CP         romstage/arch/x86/memlayout.ld<br>    CC         romstage/arch/x86/memmove.o<br>    CC         romstage/arch/x86/memset.o<br>    CC         romstage/arch/x86/mmap_boot.o<br>    CC         romstage/arch/x86/postcar_loader.o<br>    CC         romstage/commonlib/cbfs.o<br>    CC         romstage/commonlib/lz4_wrapper.o<br>    CC         romstage/commonlib/mem_pool.o<br>    CC         romstage/commonlib/region.o<br>    CC         romstage/console/console.o<br>    CC         romstage/console/die.o<br>    CC         romstage/console/init.o<br>    CC         romstage/console/post.o<br>    CC         romstage/console/printk.o<br>    CC         romstage/console/vtxprintf.o<br>    CC         romstage/cpu/intel/car/romstage.o<br>    CC         romstage/cpu/intel/microcode/microcode.o<br>    CC         romstage/cpu/x86/car.o<br>    CC         romstage/cpu/x86/lapic/apic_timer.o<br>    CC         romstage/cpu/x86/lapic/boot_cpu.o<br>    CC         romstage/cpu/x86/mtrr/earlymtrr.o<br>    CC         romstage/device/device_simple.o<br>    CC         romstage/device/i2c.o<br>    CC         romstage/device/pci_early.o<br>    CC         romstage/drivers/pc80/rtc/mc146818rtc.o<br>    CC         romstage/drivers/pc80/rtc/mc146818rtc_early.o<br>    CC         romstage/drivers/uart/uart8250io.o<br>    CC         romstage/drivers/uart/util.o<br>    CC         romstage/lib/boot_device.o<br>    CC         romstage/lib/bootmode.o<br>    CC         romstage/lib/cbfs.o<br>    CC         romstage/lib/cbmem_common.o<br>    CC         romstage/lib/cbmem_console.o<br>    CC         romstage/lib/compute_ip_checksum.o<br>    CC         romstage/lib/delay.o<br>    CC         romstage/lib/fmap.o<br>    CC         romstage/lib/gcc.o<br>    CC         romstage/lib/halt.o<br>    CC         romstage/lib/hexdump.o<br>    CC         romstage/lib/imd.o<br>    CC         romstage/lib/imd_cbmem.o<br>    CC         romstage/lib/libgcc.o<br>    CC         romstage/lib/lzma.o<br>    CC         romstage/lib/lzmadecode.o<br>    CC         romstage/lib/memchr.o<br>    CC         romstage/lib/memcmp.o<br>    CC         romstage/lib/memrange.o<br>    CC         romstage/lib/prog_loaders.o<br>    CC         romstage/lib/prog_ops.o<br>    CP         romstage/lib/program.ld<br>    CC         romstage/lib/ramtest.o<br>    CC         romstage/lib/romstage_stack.o<br>    CC         romstage/lib/stack.o<br>    CC         romstage/lib/version.o<br>    CC         romstage/mainboard/intel/i946gz/romstage.o<br>    CC         romstage/northbridge/intel/i945/debug.o<br>    CC         romstage/northbridge/intel/i945/early_init.o<br>    CC         romstage/northbridge/intel/i945/errata.o<br>    CC         romstage/northbridge/intel/i945/ram_calc.o<br>    CC         romstage/northbridge/intel/i945/raminit.o<br>    CC         romstage/superio/ite/common/early_serial.o<br>    CC         romstage/superio/ite/it8718f/early_serial.o<br>    CC         romstage/vboot/bootmode.o<br>    LINK       cbfs/fallback/romstage.debug<br>/home/bianchi/coreboot/util/crossgcc/xgcc/bin/i386-elf-ld.bfd: Cache as RAM area is too full<br>build/romstage/console/console.o: In function `__usb_tx_byte':<br>/home/bianchi/coreboot/src/include/console/usb.h:38: undefined reference to `usb_tx_byte'<br>/home/bianchi/coreboot/src/include/console/usb.h:38: undefined reference to `usb_tx_byte'<br>build/romstage/console/console.o: In function `__usb_tx_flush':<br>/home/bianchi/coreboot/src/include/console/usb.h:39: undefined reference to `usb_tx_flush'<br>src/arch/x86/Makefile.inc:264: recipe for target 'build/cbfs/fallback/romstage.debug' failed<br>make: *** [build/cbfs/fallback/romstage.debug] Error 1<br>bianchi@ubuntu:~/coreboot$ <br><br></div>How can I fix that ?<br></div><div>I can give you the complete code on i946gz if you want to reproduce in your computer...I'm changing only romstage.c so far<br></div><div>I attached with this email...<br><br></div>Regards,<br></div>Riko<br></div>