<div dir="ltr"><div><div>Ooops, my mistake. You are right, I did not understand the difference between IO voltage and VDD voltage.<br><br>I should have been more careful, I was wrong, sorry :-(<br><br></div>In case anyone is interested in making the hardware support 1.35V (which I won't do), here is the specsheet for the voltage regulator. It has equation 6 explaining how to chose R2 to get the wanted voltage.<br><br><a href="http://www.ti.com/lit/ds/symlink/tps51916.pdf">http://www.ti.com/lit/ds/symlink/tps51916.pdf</a><br><br></div>Supporting 1.35V should just be a matter of swapping R2, which can still be hard with SMD. Maybe when the motherboards are cheap enough?<br><div><div><div><br><br></div></div></div></div><div class="gmail_extra"><br><div class="gmail_quote">On Sat, Nov 12, 2016 at 6:46 PM, Nico Huber <span dir="ltr"><<a href="mailto:nico.h@gmx.de" target="_blank">nico.h@gmx.de</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">On 12.11.2016 05:00, Charlotte Plusplus wrote:<br>
> Hello<br>
><br>
> On Fri, Nov 11, 2016 at 5:37 PM, Nico Huber <<a href="mailto:nico.h@gmx.de">nico.h@gmx.de</a>> wrote:<br>
><br>
>>> The W520 does only have 1.5V DDR voltage. If it's stable with vendor<br>
>>> bios, it's not a DDR voltage problem at all.<br>
>><br>
><br>
> Based on my reading of the block diagram and crossing that with a cpu<br>
> pinout and the cpu specs, I disagree.  The W520 indeed only support 1.5V,<br>
> if you mean 1.5V vs 1.3 "low voltage" DDR3L.<br>
><br>
> But SA_DIMM_VREFDQ is in direct control of the DDR3 voltage: "The step size<br>
> is 7.7 mV". So it supports 1.5V +- k*0.007V, with k being given by the XMP<br>
> profile.<br>
><br>
> In case this is not clear, on<br>
> <a href="http://www.intel.com/content/dam/www/public/us/en/documents/datasheets/3rd-gen-core-family-mobile-vol-1-datasheet.pdf" rel="noreferrer" target="_blank">http://www.intel.com/content/<wbr>dam/www/public/us/en/<wbr>documents/datasheets/3rd-gen-<wbr>core-family-mobile-vol-1-<wbr>datasheet.pdf</a><br>
> :<br>
> Page 30 : "The processor memory controller has the capability of generating<br>
> the DDR3 Reference  Voltage (VREF) internally for both read (RDVREF) and<br>
> write (VREFDQ) operations. The generated VREF can be changed in small<br>
> steps, and an optimum VREF value is  determined for both during a cold boot<br>
> through advanced DDR3 training procedures in  order to provide the best<br>
> voltage and signal margins."<br>
><br>
> That seems to be a lot of evidence in the voltage not being an absolutely<br>
> fixed 1.500V. It is something more flexible!!!<br>
<br>
</span>You're confusing the memory's operating voltage (what XMP and DDR3 vs.<br>
DDR3L is about) with i/o voltages. VrefCA is the reference for Command/<br>
Address lines and VrefDQ is the reference for Data lines from what I<br>
understand.<br>
<br>
For the operating voltage have a look at page 86 in the Kendo-3 schema-<br>
tics. The TPS51916 provides the voltage VCC1R5A which is VDD for the<br>
DIMMs. You can see from its datasheet that it's controlled by REFIN<br>
which is generated by dividing VTTREF (1.8V) by the resistors R1056<br>
(10K) and R843 (48K7). If those resistors were configurable in any<br>
way, you could control the operating voltage. But they are just plain<br>
resistors.<br>
<br>
So even if the processor had dedicated pins to control the voltage, they<br>
are not used in this machine.<br>
<span class="HOEnZb"><font color="#888888"><br>
Nico<br>
</font></span></blockquote></div><br></div>