<div dir="ltr">This is called "why we should print the values and not just a message like 'transfer too big'" :-)<div><br></div><div>nice catch. Hope that fixes it.</div></div><br><div class="gmail_quote"><div dir="ltr">On Mon, Jan 9, 2017 at 3:57 PM Kyösti Mälkki <<a href="mailto:kyosti.malkki@gmail.com">kyosti.malkki@gmail.com</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr" class="gmail_msg"><div class="gmail_extra gmail_msg"><div class="gmail_quote gmail_msg">On Tue, Jan 10, 2017 at 12:13 AM, ron minnich <span dir="ltr" class="gmail_msg"><<a href="mailto:rminnich@gmail.com" class="gmail_msg" target="_blank">rminnich@gmail.com</a>></span> wrote:<br class="gmail_msg"><blockquote class="gmail_quote gmail_msg" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div dir="ltr" class="gmail_msg">what's weird is coreboot is unchanged, just the payload.<div class="gmail_msg"><br class="gmail_msg"></div><div class="gmail_msg">I am wondering if anyone recognizes this</div><div class="gmail_msg"><br class="gmail_msg"></div><div class="gmail_msg"><div class="gmail_msg">IMD small region:</div><div class="gmail_msg">  IMD ROOT    0. bfffec00 00000400</div><div class="gmail_msg">  ROMSTAGE    1. bfffebe0 00000004</div><div class="gmail_msg">  GDT         2. bfffe9e0 00000200</div><div class="gmail_msg">Writing AMD DCT configuration to Flash</div><div class="gmail_msg">CBFS: 'Master Header Locator' located CBFS at [100:ffffc0)</div><div class="gmail_msg">CBFS: Locating 's3nv'</div><div class="gmail_msg">CBFS: Found @ offset 2fec0 size 10000</div><div class="gmail_msg">Manufacturer: ef</div><div class="gmail_msg">SF: Detected W25Q128 with sector size 0x1000, total 0x1000000</div><div class="gmail_msg">FCH SPI: Too much to write. Does your SPI chip driver use spi_crop_chunk()?</div><div class="gmail_msg">SF: Failed to send command 06: 1</div><div class="gmail_msg">FCH SPI: Too much to write. Does your SPI chip driver use spi_crop_chunk()?</div><div class="gmail_msg">SF: Failed to send command 06: 1</div></div><div class="gmail_msg"><br class="gmail_msg"></div><div class="gmail_msg">Also ... "Too much to write" ... I'll submit a CL but, folks, "Too much to write"? How about some numbers on this kind of message :-)</div></div><br class="gmail_msg"></blockquote><div class="gmail_msg"><br class="gmail_msg"></div></div></div></div><div dir="ltr" class="gmail_msg"><div class="gmail_extra gmail_msg"><div class="gmail_quote gmail_msg"><div class="gmail_msg">All AMD southbridge/spi.c is affected: spi_ctrlr_xfer() fails with bytesout==0.<br class="gmail_msg"><br class="gmail_msg">-       bytesout--;<br class="gmail_msg">+       if (bytesout)<br class="gmail_msg">+               bytesout--;<br class="gmail_msg"><br class="gmail_msg"></div><div class="gmail_msg">That alone might fix it, but will need to check datasheets about resetting fifo pointers.<br class="gmail_msg"><br class="gmail_msg"></div></div></div></div><div dir="ltr" class="gmail_msg"><div class="gmail_extra gmail_msg"><div class="gmail_quote gmail_msg"><div class="gmail_msg">Kyösti<br class="gmail_msg"></div></div></div></div></blockquote></div>