<div dir="ltr"><span style="font-size:12.8px">> I don't know what PED dept. is at Intel. I also haven't been working with IOTG so it's not</span><div><span style="font-size:12.8px">> clear to </span><span style="font-size:12.8px">me what APL-I device you are trying to use or its characteristics.</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">If you do not know what is going on here, you should investigate... And not to try to do (empty) demagogy! ;-)</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">Thank you,</span></div><div><span style="font-size:12.8px">Zoran</span></div></div><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Feb 22, 2017 at 4:44 PM, Aaron Durbin <span dir="ltr"><<a href="mailto:adurbin@google.com" target="_blank">adurbin@google.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><br><div class="gmail_extra"><br><div class="gmail_quote"><span class="">On Wed, Feb 22, 2017 at 9:36 AM, Zoran Stojsavljevic <span dir="ltr"><<a href="mailto:zoran.stojsavljevic@gmail.com" target="_blank">zoran.stojsavljevic@gmail.com</a><wbr>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><span><span style="font-size:12.8px">> Still not enough information.  Good luck with your problem.</span><br><div><br></div></span><div>I have no problem that you believe to INTEL IOTG 100x more than me. ;-)</div></div></blockquote><div><br></div></span><div>That has nothing to do with it. You have not presented enough information for me to actually help. That's the crux of the current situation.</div><span class=""><div> </div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div><br></div><div><span style="font-size:12.8px">Good luck to you, Google, with INTEL IOTG PED dept. problem (please, do not input to me other people problems, could I ask?).</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">And, you need to work, and try to reproduce this problem, because I DO (certainly) know that another people trying to build APL-I Coreboot have this problem?! ;-)</span></div></div></blockquote><div><br></div></span><div>I don't know what PED dept. is at Intel. I also haven't been working with IOTG so it's not clear to me what APL-I device you are trying to use or its characteristics. I was attempting to help with the situation, but as you are purposefully being opaque about settings it's impossible for me to help. </div><div><div class="h5"><div><br></div><div> <br></div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div><br></div><div><span style="font-size:12.8px">Thank you,</span></div><div><span style="font-size:12.8px">Zoran</span></div></div><div class="m_2644474665195921886HOEnZb"><div class="m_2644474665195921886h5"><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Feb 22, 2017 at 4:29 PM, Aaron Durbin <span dir="ltr"><<a href="mailto:adurbin@google.com" target="_blank">adurbin@google.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><br><div class="gmail_extra"><br><div class="gmail_quote"><span>On Wed, Feb 22, 2017 at 9:25 AM, Zoran Stojsavljevic <span dir="ltr"><<a href="mailto:zoran.stojsavljevic@gmail.com" target="_blank">zoran.stojsavljevic@gmail.com</a><wbr>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div>Not possible to share with you the details of my .config, until you understand that you need to investigate this problem as well. :-)</div></div></blockquote><div><br></div></span><div>I'm not sure I understand what you are saying. You are asking for help but won't share more details? If that's the case, then good luck as I can't be much help. You telling me to investigate something doesn't make me want to continue helping in the slightest. </div><span><div> </div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div><br></div><div>CLI transcript follows:</div><div><br></div><div>[user@localhost coreboot]$ pwd</div><div>/home/user/projects/coreboot/c<wbr>oreboot</div><div>[user@localhost coreboot]$ cat .config | grep FIRMWARE</div><div>CONFIG_CPU_INTEL_FIRMWARE_INTE<wbr>RFACE_TABLE=y</div><div>CONFIG_HAVE_INTEL_FIRMWARE=y</div></div></blockquote><div><br></div></span><div>Still not enough information.  Good luck with your problem.</div><div><div class="m_2644474665195921886m_2774490545981412171h5"><div> </div><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><div>[user@localhost coreboot]$</div><div>_______</div><div><br></div><div><div>[user@localhost firmware]$ pwd</div><div>/home/user/projects/coreboot/c<wbr>oreboot/src/southbridge/intel/<wbr>common/firmware</div><div>[user@localhost firmware]$ emacs Kconfig &</div></div><div><br></div><div>Beginning of the file: Kconfig?</div><div><br></div><div><div><i><u>config HAVE_INTEL_FIRMWARE</u></i></div><div><i><u><span class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649gmail-Apple-tab-span" style="white-space:pre-wrap">    </span>bool</u></i></div><div><i><u><span class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649gmail-Apple-tab-span" style="white-space:pre-wrap">   </span>help</u></i></div><div><i><u><span class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649gmail-Apple-tab-span" style="white-space:pre-wrap">   </span>  Chipset uses the Intel Firmware Descriptor to describe the</u></i></div><div><i><u><span class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649gmail-Apple-tab-span" style="white-space:pre-wrap">  </span>  layout of the SPI ROM chip.</u></i></div><div><i><u><br></u></i></div><div><i><u>if HAVE_INTEL_FIRMWARE</u></i></div><div><i><u><br></u></i></div><div><i><u>comment "Intel Firmware"</u></i></div><div><i><u><br></u></i></div><div><i><u>config HAVE_IFD_BIN</u></i></div></div><span class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475HOEnZb"><font color="#888888"><div><br></div><div>Zoran</div></font></span></div><div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475HOEnZb"><div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475h5"><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Feb 22, 2017 at 4:13 PM, Aaron Durbin <span dir="ltr"><<a href="mailto:adurbin@google.com" target="_blank">adurbin@google.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><div dir="ltr"><br><div class="gmail_extra"><br><div class="gmail_quote"><div><div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649h5">On Wed, Feb 22, 2017 at 9:08 AM, Zoran Stojsavljevic <span dir="ltr"><<a href="mailto:zoran.stojsavljevic@gmail.com" target="_blank">zoran.stojsavljevic@gmail.com</a><wbr>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div dir="ltr">You mean, this one (in <i><u><b><font color="#ff0000">RED</font></b></u></i>)?<div><br></div><div><div>[user@localhost coreboot]$ cat .config | grep SPI</div><div>CONFIG_BOOT_DEVICE_SPI_FLASH_B<wbr>US=0</div><div># CONFIG_TPM_ON_FAST_SPI is not set</div><div># CONFIG_SPI_FLASH_INCLUDE_ALL_D<wbr>RIVERS is not set</div><div>CONFIG_SOC_INTEL_COMMON_SPI_FL<wbr>ASH_PROTECT=y</div><div># CONFIG_BOOTBLOCK_DEBUG_SPINLOO<wbr>P is not set</div><div># CONFIG_VERSTAGE_DEBUG_SPINLOOP is not set</div><div># CONFIG_ROMSTAGE_DEBUG_SPINLOOP is not set</div><div><b><i><u><font color="#ff0000">CONFIG_SPI_FLASH=y</font></u></i></b></div><div>CONFIG_BOOT_DEVICE_SPI_FLASH_R<wbr>W_NOMMAP=y</div><div>CONFIG_BOOT_DEVICE_SPI_FLASH_R<wbr>W_NOMMAP_EARLY=y</div><div># CONFIG_SPI_FLASH_SMM is not set</div><div># CONFIG_SPI_FLASH_NO_FAST_READ is not set</div><div># CONFIG_SPI_FLASH_FAST_READ_DUA<wbr>L_OUTPUT_3B is not set</div><div># CONFIG_SPI_FLASH_HAS_VOLATILE_<wbr>GROUP is not set</div><div># CONFIG_HAVE_SPI_CONSOLE_SUPPOR<wbr>T is not set</div><div># CONFIG_BOOT_DEVICE_NOT_SPI_FLA<wbr>SH is not set</div><div><b><i><u><font color="#ff0000">CONFIG_BOOT_DEVICE_SPI_FLASH=y</font></u></i></b></div><div># CONFIG_HAVE_ROMSTAGE_CONSOLE_S<wbr>PINLOCK is not set</div><div># CONFIG_HAVE_ROMSTAGE_NVRAM_CBF<wbr>S_SPINLOCK is not set</div><div># CONFIG_HAVE_ROMSTAGE_MICROCODE<wbr>_CBFS_SPINLOCK is not set</div><div># CONFIG_DEBUG_SPI_FLASH is not set</div><div>[user@localhost coreboot]$ </div></div><div>Which one (but, anyway, I think you are on the wrong mental tread, unless <b><i><u><font color="#ff0000">you explicitly prove to me that I am wrong</font></u></i></b>)? <img src="cid:ii_15a665cac65fe519" alt="Inline image 1" width="26" height="23"></div><span class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649m_6547029246216462838gmail-HOEnZb"><font color="#888888"><div><br></div></font></span></div></blockquote><div><br></div></div></div><div>Where are you setting the descriptor to use during the build? Those settings highlighted in red have nothing to do with the flash descriptor settings. Please look in src/southbridge/intel/commo<wbr>n/firmware/Kconfig for that list. Also, without the full details of your config it's impossible to know what you are or aren't doing. </div><div><div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649h5"><div><br></div><div> </div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div dir="ltr"><span class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649m_6547029246216462838gmail-HOEnZb"><font color="#888888"><div></div><div>Zoran</div></font></span></div><div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649m_6547029246216462838gmail-HOEnZb"><div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649m_6547029246216462838gmail-h5"><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Feb 22, 2017 at 3:39 PM, Aaron Durbin <span dir="ltr"><<a href="mailto:adurbin@google.com" target="_blank">adurbin@google.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex"><div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649m_6547029246216462838gmail-m_-4791412229022018701HOEnZb"><div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649m_6547029246216462838gmail-m_-4791412229022018701h5">On Wed, Feb 22, 2017 at 1:12 AM, Zoran Stojsavljevic<br>
<<a href="mailto:zoran.stojsavljevic@gmail.com" target="_blank">zoran.stojsavljevic@gmail.com</a><wbr>> wrote:<br>
> Hello to community,<br>
><br>
> I finally, after 3 days of additional very hard struggle, found out why I<br>
> have (while I am in the last stage of building CBFS) nonsense while building<br>
> APL-I Coreboot coreboot.rom?!<br>
><br>
> Please, read carefully this announcement.<br>
><br>
> For last three days I came to hard stop because of this failure:<br>
><br>
> Just quick look into the final failure (all passed, but last stage - IFD<br>
> failed):<br>
><br>
>     Compile IFDTOOL<br>
>     HOSTCC     util/ifdfake/ifdfake<br>
>     DD         Adding Intel Firmware Descriptor<br>
>     IFDTOOL    Unlocking Management Engine<br>
> File build/coreboot.pre is 8388608 bytes<br>
> No Flash Descriptor found in this image<br>
> src/southbridge/intel/common/f<wbr>irmware/Makefile.inc:50: recipe for target<br>
> 'add_intel_firmware' failed<br>
> make: *** [add_intel_firmware] Error 1<br>
> [user@localhost coreboot]$<br>
><br>
> At first, I suspect that culprit my .config file, but I have checked it<br>
> several times (maybe > dozen), and I could NOT find any problem with it<br>
> (except minor doubts).<br>
><br>
> Then I switched to inspect -southbridge- setup, but these is none, since<br>
> (simplified explanation/view) APL-I is SoC.<br>
><br>
> The next phase was to inspect<br>
> src/southbridge/intel/common/f<wbr>irmware/Makefile.inc , but there (although my<br>
> make scripting is rusty) I could NOT find any problem...<br>
><br>
> Finally, somewhere around 2:00 AM I noticed/determined the root cause of the<br>
> problem: the util/ifdtool/ifdtool.c, line:<br>
>           if (*(uint32_t *) (image + i) == 0x0FF0A55A) {<br>
><br>
> YET another INTEL IOTG PED hidden road bomb: the latest APL-I FSP:<br>
> APL-I_FSP/ApolloLakeFspBinPkg/<wbr>FspBin/ApolloLakeFsp.fd does NOT have pattern<br>
> 0x0FF0A55A embedded in it (I have checked with HxD WIN tool).<br>
<br>
</div></div>So this device isn't supporting SPI boot? If so, then it's not<br>
surprise that there's no SPI descriptor. And you didn't add one it<br>
seems.<br>
<div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649m_6547029246216462838gmail-m_-4791412229022018701HOEnZb"><div class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649m_6547029246216462838gmail-m_-4791412229022018701h5">><br>
> Then, modifying the C f-n static fdbar_t *find_fd(char *image, int size),<br>
> finally I've got success! :-(<br>
><br>
> Hello Martin,<br>
><br>
> Thank you for unselfish help.<br>
><br>
> Best Regards,<br>
> Zoran Stojsavljevic<br>
><br>
><br>
</div></div><span class="m_2644474665195921886m_2774490545981412171m_-3154902243262616475m_4418201017406338649m_6547029246216462838gmail-m_-4791412229022018701HOEnZb"><font color="#888888">> --<br>
> coreboot mailing list: <a href="mailto:coreboot@coreboot.org" target="_blank">coreboot@coreboot.org</a><br>
> <a href="https://www.coreboot.org/mailman/listinfo/coreboot" rel="noreferrer" target="_blank">https://www.coreboot.org/mailm<wbr>an/listinfo/coreboot</a><br>
</font></span></blockquote></div><br></div>
</div></div></blockquote></div></div></div><br></div></div>
</blockquote></div><br></div>
</div></div></blockquote></div></div></div><br></div></div>
</blockquote></div><br></div>
</div></div></blockquote></div></div></div><br></div></div>
</blockquote></div><br></div>