<div dir="ltr">Aaron,<div><br></div><div>Not that I am trying to be pest/bad guy. Please, believe me on this. Just about the simple logic, which SHOULD NOT be deniable!</div><div><br></div><div>I did what I know about Coreboot, hands on, from 3.3 years ago. Then, I built the VERY first Emerald Lake 2 (CCG CRB) -> Cougar Canyon 2 CRB as payload SeaBIOS, and WIN 8.0 32bit. I was really amazed. Then.</div><div><br></div><div>And I read much more these days, and a bit emailed with Martin (forth/back), so Martin can give me a jump start. And then I read more. And more. And for 5 full days I was doing this exercise (with lot of pain).<br></div><div><br></div><div>So, I'll quote you:</div><div><br></div><div><span style="font-size:12.8px">> That file is the FSP blob. Nothing more. As Nico pointed out that is</span><br style="font-size:12.8px"><span style="font-size:12.8px">> something completely different from the flash descriptor. <b><i><u><font color="#ff0000">The flash</font></u></i></b></span><b><i><u><font color="#ff0000"><br style="font-size:12.8px"><span style="font-size:12.8px">> descriptor can be obtained from the original released BIOS or you have</span><br style="font-size:12.8px"><span style="font-size:12.8px">> to generate it using Intel's FIT tool.</span></font></u></i></b><br></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">Please, guide me through this <b><i><u><font color="#ff0000">process</font></u></i></b>. Or point to some documents about this process I can read about?</span></div><div><span style="font-size:12.8px"><br></span></div><div><span style="font-size:12.8px">Thank you,</span></div><div><span style="font-size:12.8px">Zoran</span></div></div><div class="gmail_extra"><br><div class="gmail_quote">On Wed, Feb 22, 2017 at 5:05 PM, Aaron Durbin <span dir="ltr"><<a href="mailto:adurbin@google.com" target="_blank">adurbin@google.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex"><span class="">On Wed, Feb 22, 2017 at 10:01 AM, Zoran Stojsavljevic<br>
<<a href="mailto:zoran.stojsavljevic@gmail.com">zoran.stojsavljevic@gmail.com</a><wbr>> wrote:<br>
> I can admit my errors:<br>
><br>
> This is what I have:<br>
><br>
> user@localhost FspBin]$ pwd<br>
> /home/user/projects/coreboot/<wbr>coreboot/APL-I_FSP/<wbr>ApolloLakeFspBinPkg/FspBin<br>
> [user@localhost FspBin]$ ls -al<br>
> total 672<br>
> drwxr-xr-x. 2 user user   4096 Feb 11 12:19 .<br>
> drwxr-xr-x. 6 user user   4096 Feb 11 12:19 ..<br>
> -rw-r--r--. 1 user user 136832 Feb 11 12:19 ApolloLakeFsp.bsf<br>
> -rw-r--r--. 1 user user 540672 Feb 11 12:19 ApolloLakeFsp.fd<br>
> [user@localhost FspBin]$<br>
><br>
> I use one in RED.<br>
><br>
> Need the clarification. Please, do it for me.<br>
<br>
</span>That file is the FSP blob. Nothing more. As Nico pointed out that is<br>
something completely different from the flash descriptor. The flash<br>
descriptor can be obtained from the original released BIOS or you have<br>
to generate it using Intel's FIT tool.<br>
<div class="HOEnZb"><div class="h5"><br>
><br>
> Zoran<br>
><br>
> On Wed, Feb 22, 2017 at 4:56 PM, Nico Huber <<a href="mailto:nico.huber@secunet.com">nico.huber@secunet.com</a>> wrote:<br>
>><br>
>> On <a href="tel:22.02.2017%2008" value="+12202201708">22.02.2017 08</a>:12, Zoran Stojsavljevic wrote:<br>
>> > Hello to community,<br>
>> ><br>
>> > I finally, after 3 days of additional very hard struggle, found out why<br>
>> > I<br>
>> > have (while I am in the last stage of building CBFS) nonsense while<br>
>> > building APL-I Coreboot coreboot.rom?!<br>
>> ><br>
>> > Please, read carefully this announcement.<br>
>> ><br>
>> > For last three days I came to hard stop because of this failure:<br>
>> ><br>
>> > Just quick look into the final failure (all passed, but last stage - IFD<br>
>> > failed):<br>
>> ><br>
>> >     Compile IFDTOOL<br>
>> >     HOSTCC     util/ifdfake/ifdfake<br>
>> >     DD         Adding Intel Firmware Descriptor<br>
>> >     IFDTOOL    Unlocking Management Engine<br>
>> > File build/coreboot.pre is 8388608 bytes<br>
>> > No Flash Descriptor found in this image<br>
>> > *src/southbridge/intel/common/<wbr>firmware/Makefile.inc:50: recipe for<br>
>> > target<br>
>> > 'add_intel_firmware' failed*<br>
>> > *make: *** [add_intel_firmware] Error 1*<br>
>> > [user@localhost coreboot]$<br>
>> ><br>
>> > At first, I suspect that culprit my .config file, but I have checked it<br>
>> > several times (maybe > dozen), and I could NOT find any problem with it<br>
>> > (except minor doubts).<br>
>> ><br>
>> > Then I switched to inspect -southbridge- setup, but these is none, since<br>
>> > (simplified explanation/view) APL-I is SoC.<br>
>> ><br>
>> > The next phase was to inspect<br>
>> > *src/southbridge/intel/common/<wbr>firmware/Makefile.inc* , but there<br>
>> > (although<br>
>> > my make scripting is rusty) I could NOT find any problem...<br>
>> ><br>
>> > Finally, somewhere around 2:00 AM I noticed/determined the root cause of<br>
>> > the problem: the util/ifdtool/ifdtool.c, line:<br>
>> >           if (*(uint32_t *) (image + i) == *0x0FF0A55A*) {<br>
>> ><br>
>> > YET another INTEL IOTG PED hidden road bomb: the latest APL-I FSP:<br>
>> > APL-I_<br>
>> > FSP/ApolloLakeFspBinPkg/<wbr>FspBin/ApolloLakeFsp.fd does NOT have pattern<br>
>> > *0x0FF0A55A* embedded in it (I have checked with HxD WIN tool).<br>
>><br>
>> Looks like this [VERY IMPORTANT] Announcement is about you, confusing<br>
>> two very different concepts. FSP is a binary program run by coreboot<br>
>> and has nothing in common with the Intel Firmware Descriptor. It's<br>
>> called *.fd for some reason I don't know, but I'm pretty sure it's<br>
>> another binary. The Firmware Descriptor describes some flash parameters<br>
>> and soft straps. It's just data, no program. You only need it as an OEM<br>
>> to build a full ROM image for a new system. If you have a system that<br>
>> already runs another firmware, you can just keep the existing descriptor<br>
>> in place.<br>
>><br>
>> Nico<br>
><br>
><br>
><br>
</div></div><div class="HOEnZb"><div class="h5">> --<br>
> coreboot mailing list: <a href="mailto:coreboot@coreboot.org">coreboot@coreboot.org</a><br>
> <a href="https://www.coreboot.org/mailman/listinfo/coreboot" rel="noreferrer" target="_blank">https://www.coreboot.org/<wbr>mailman/listinfo/coreboot</a><br>
</div></div></blockquote></div><br></div>